5.将程序下载到仿真器中，全速运行程序。

6.现象：在“DA705 传感器输入信号转换”的不同传感器输入端(IN0～IN7)输入信号，同

时用手(或障碍物)遮挡光电开关(SB03-1k) 的头部，则“DA102 六位动态数码管显示”的数码

管显示相应数字(代表组)即(0～7)。

7.也可以将编译生成的可执行文件用ISP烧录器烧录到89S52芯片中运行(ISP烧录器的使用

查看附录1)。

实训三十九 USB2.0 通信调试实训 ISP1581 1E12ADXRHE A0ADT 2122 0AT4DA0 OTGNDE TET1DATAS 2910 436DATA1USP1S OWIROIDD UEAW2ATADKP 1187 TAD4E2P42UKWAA6 DREQACKD NATAD3TI 5116 I3ATU_TADBS82N45 4A15A1ATADDT 4DATCSA 3141 101 52D4ATA_BSSC64U 26C AT21TDDA31AA ATA5WDR/)D(R 1121 011 USR267_DDATA54B 52C DATA1110ATAD /DAWAD6STR 190 110 U_RS78T6AA4BW2D 2C4 ATDATA9AD8 ALE/A07ATAD 87 LA9249DAT7EA 56pF2C3 ATADDTA7A6 DADAT8A0 56 08AD0DAT530A TADA4ATD5A 19AADTDA 43 1D1315ATA9DA A3ATA2ATDD AA2DDTA10 21 5ATA102D2DA32 1AADTA0TAD 3ADATA11D 33DA3DA3T51A1 6DJ 21ADATAD4 TA42A5A4D134D D3J A513DTAAD 3A55AD55T1D3A 15.K AATDAD614 3 AD83ATA546D61 T7DDAAA15 R7 2 7AA155TA397DD 4AD/S0BUH 1 5.1K IOWD CCV 1IDWO5 041 DIOR 6R C22 R1ODI4 .1k02 2DJ SCKDTREEA 5.k6 101TSDACKR3 k15. DEQRERRF 3 DE1Q82R 0R12R1 TOEUPR 5R 2 17T1EO 5.k1 4EDH0MO k1 1 3VVCH3C. 5k1. ORDRADEI/YY 1CV1CR 22 9R DGNCAS0 R4 183 DS1DNGC 011DkJ 1761 .k51 QGDINTRND 4261 3 8R GDDADN2 3216 3R 2 ED0MD/NDAG1OD OH04AD/M .k51 O3024AM/20HD 1 AD/FNO_SUBGDD0NC CVC B/D1SU9A410H 031301303104014011401041 D1EMO R2 4H0EDOM9 12C7161CC054CC111CC311C1 p02F 3C 0.27uF0 )HM21XTAL1VCC(3.3z 1C CC63.4HV360V (3C3)1XVC. B850.2USHVCC3.3V VC(3.1R3)C pF20 1M C2 CC43.33VVH H)I2LATXELD.3S(CC3V HV53VCC35739. VNGCCD(3)3. R610 3CV3C4V4H2. +D+3(ACCV3.)D .63VC4H3C3V -CC(5.DD0)-V CCV522 50R1 USBV SB_V1UCCU1 k1 SUB 76 DD AA 000111341013044410 SVBU 45 DD AA R13 0912 32 DD AA CC7CC46C58C9 8117 k5.6 10 DD AA 1516 DSRUBU_RWS_B 3411 41R SUSPTSR 2111 7JD _USBNIT 901 CUSB_VC2 KWEUPVBUAS 78 0 BELASCSU_ 5191234867 56 D N CCGV 43 1CVC 21 JD5 D4J

一、实训目的

1.了解 USB2.0 协议。

2.熟悉 USB2.0 设备接口芯片 ISP1581 的使用方法。

3.理解 USB2.0 通信程序的过程，能够编写通信程序。

二、原理图

图 39-1 DA502 USB/CAN 总线、USB2.0 模块

三、实训原理与说明

1.USB 的简介

USB(即 Universal Serial Bus)是一种通用串行总线。随着计算机的广泛应用，人们对串

行通信提出了更高的要求。开发一种兼容低速和高速的技术，从而为广大用户提供一种可共享的、

可扩充的、使用方便的串行总线成为众多厂商的共同目标。为了实现整个计算机系统中总线的一

致性，发布了一种称为通用计算机串行技术规范，简称为 USB。随着各种类型的 USB 产品陆续推

出，USB 通信的优点越来越广泛的被人们所熟知。除了省去在安装中复杂的设定外，它还大大的

简化了 PC 机壳后面杂乱的连接电缆与连接端口。同时它还具有一系列的便利性：

(1)即插即用的特性，并具有自动检测的功能，所以无需考虑到系统资源是否有冲突情形；

(2)可以扩充至 127 个外部设备，足以解决各类设备同时连接的困扰；

(3)支持热拔插，也就是外围设备的插入与拔取无须关闭电源；

(4)安装简单，使用方便。

2.USB 总线介绍

USB 总线有 4 个主要部分构成：

(1)主机和设备：这是 USB 系统中的主要构件；

(2)物理构成：这是指 USB 元件的连接方法；

(3)逻辑构成：不同的 USB 元件所担当的角色和责任，以及从主机和设备的角度出发，USB

总线所呈现的结构；

(4)客户软件与设备功能接口的关系。

USB 的通信模型层次关系如图 39-2 所示：

图 39-2 通信模型层次关系图

USB 系统中主机的每一个层次分别对应设备的相应的层次，通过逻辑通道连接起来，客户软

件通过逻辑连接可以直接控制设备的接口模块。

USB 总线有 4 种数据传输方式，分别是控制传输、中断传输、批量传输和同步传输。

(1)控制传输：主要用于主机把命令传给设备及设备把状态返回给主机。任何一个 USB 设

备都必须支持一个与控制类型相对应的端点 0。

(2)中断传输：用来支持那些偶然需要少量数据通信，但服务时间受限制的设备。中断传

输常常用在键盘、鼠标、游戏杆上。

(3)批量传输：用来传输大量数据而没有周期和传输速率严格要求的设备上。批量传输方

式并不能保证传输的速率，但可保证传输的可靠性，当出现错误的时候会要求发送方重发。

(4)同步传输：要求有一个恒定的速率。同步传输方式的发送和接收方都必须保证传输速

率匹配，不然会造成数据的丢失。

3.USB 的电气特性

USB 传送信号和电源是通过一种四线电缆，图 39-3 中的两根线是用于发送信号。存在两种

数据传输率：一是 USB 的高速信号的比特率定为 12Mbps，二是低速信号传送的模式定为 1.5Mbps。

图 39-3 USB 的电缆

低速模式需要更少的 EMI 保护。两种模式可在同一 USB 总线传输的情况下自动地动态切换。

因为过多的低速模式的使用将降低总线的利用率，所以该模式只支持有限个低带宽的设备。时钟

被调制后与差分数据一同被传送出去，时钟信号被转换成 NRZI 码，并填充了比特以保证转换的

连续性，每一数据包中附有同步信号以使得收方可还原出原时钟信号。

电缆中包括 VBUS、GND 二条线，向设备提供电源。VBUS 使用+5V 电源。USB 对电缆长度的要

求很宽，最长可为几米。通过选择合适的导线长度以匹配指定的 IR drop 和其它一些特性，如设

备能源预算和电缆适应度。为了保证足够的输入电压和终端阻抗。重要的终端设备应位于电缆的

尾部。在每个端口都可检测终端是否连接或分离，并区分出高速，或低速设备。

4.总线协议

USB 总线属一种轮讯方式的总线，主机控制端口初始化所有的数据传输。

每一总线执行动作最多传送三个数据包。按照传输前制定好的原则，每次传送开始时，主机

控制器发送一个描述传输运作的种类、方向、USB 设备地址和终端号的 USB 数据包，这个数据包

通常称为标志包。USB 设备从解码后数据包的适当位置取出属于自己的数据。数据传输方向不是

从主机到设备就是从设备到主机。在传输开始时，由标志包来标志数据的传输方向，然后发送端

开始发送包含信息的数据包或表明没有数据传送。接收端也要相应发送一个握手的数据包表明是

否传送成功。发送端和接收端之间的 USB 数据传输，在主机和设备的端口之间，可视为一个通道。

存在两种类型的通道：流和消息。流的数据没有 USB 所定义的结构，而且通道与数据带宽、传送

服务类型，端口特性有关。多数通道在 USB 设备设置完成后即存在。USB 中的缺省控制通道属于

消息通道，设备一启动即存在，从而为设备的设置、查询状况和输入控制信息提供一个入口。

事务预处理允许对一些数据流的通道进行控制，从而在硬件级上防止了对缓冲区的高估或低

估，通过发送不确认握手信号从而阻塞了数据的传输速度。当不确认信号发过后，若总线有空闲，

数据传输将再做一次。这种流控制机制允许灵活的任务安排，可使不同性质的流通道同时正常工

作，这样多种流通常可在不同间隔进行工作，传送不同大小的数据包。

5.USB 设备的数据流

数据和控制信号在主机和 USB 设备间的交换存在两种通道：单向和双向。USB 的数据传送是

在主机软件和一个 USB 设备的指定端口之间。这种主机软件和 USB 设备的端口间的联系称作通道。

总的来说，各通道之间的数据流动是相互独立的。一个指定的 USB 设备可有许多通道。

6.USB 设备的枚举过程

要主机识别一个 USB 设备必须经过枚举的过程，主机使用总线枚举来识别和管理必要的设备

状态变化，总线枚举的过程如下：

(1)设备连接。USB 设备接入 USB 总线。

(2)设备上电。USB 设备可以使用 USB 总线供电也可以使用外部电源供电。

(3)主机检测到设备，发出复位信号。设备连接到总线后，主机通过检测设备(在总线的

上拉电阻)从而检测到有新的设备连接并获释该设备是全速设备还是低速设备，然后主机向该端

口发送一个复位信号。

(4)设备缺省状态。设备只有在接收到一个从主机发送来的复位信号后，才可以对总线的

处理操作作出响应。设备接收到复位信号后，就使用缺少地址(00H)来对其进行寻址。

(5)地址分配。当主机接收到有设备对缺少地址(00H)的相应的时候，就对设备分配一个

空闲的地址，设备以后就只对该地址进行响应。

(6)读取 USB 设备描述符。主机读取 USB 设备描述符，确认 USB 设备的属性。

(7)设备配置。主机依照读取的设备进行配置，如果设备所需 USB 资源得以满足，就发送

配置命令给 USB 设备，表示配置完毕。

(8)挂起。为了节省电源，当总线保持空闲状态超过 3ms 以后，设备驱动程序就会进入挂

起状态。挂起状态时设备的消耗电流 500uA。当被挂起时，USB 设备保留了包括其地址和配置住

处在内的所有内部状态。

完成了以上几步工作后，USB 设备就可以使用了。在枚举的过程中，设备不一定要求进入挂

起状态。

7.USB 2.0 的介绍

USB 2.0 是在 USB1.1 的基础上发布的一种高速 USB 通信方式的协议。最高可以达到 480MB/S

是 USB1.1 的 40 倍。

8.ISP1581 的概述

ISP1581 是一种价格低、功能强的通用串行总线(USB)接口器件，它完全符合 USB 2.0 规

范，并为基于微控制器或微处理器的系统提供了高速 USB 通信能力。ISP1581 与系统的微控制器

/微处理器的通信是通过一个高速的通用并行接口来实现的。

ISP1581 支持 USB 2.0 系统动作的自动检测。USB1.1 的返回工作模式允许器件在全速条件下

正常工作。ISP1581 是一个通用的 USB 接口器件，它符合现有的大多数器件的分类规格。内部通

用 DMA 模块使得数据流很方便的集成。另外，多种结构的 DMA 模块实现了海量存储的应用。这种

实现 USB 接口的标准组件使得使用者可以在各种不同类型的微控制器中选择出一种最合适的微

控制器。通过使用已有的结构和减少固件上的投资缩短了开发时间、减少了开发风险和费用。从

而用最快捷的方法实现了最经济的 USB 外设的解决方案。

ISP1581 可理想地用于许多外设，例如：打印机、扫描仪、MO、CD、DVD 和 Zip/Jaz 驱动器、

数码相机、USB 和以太网的链接、电缆和 DSL 调制解调器等等。另外 ISP1581 所具有的低挂起功

耗还可以满足 ACPITM，OnNOWTMT 和 USB 电源管理的要求。

此外，ISP1581 内部还集成了许多特性，包括 SoftConnectTM、低频晶体振荡器和集成电路

终止寄存器。所有这些特性都为系统大大节约了成本，同时使强大的 USB 功能很容易地用于 PC

机外设。

9.ISP1581 的功能描述

ISP1581 是一个高速 USB 器件控制器。它实现了 USB2.0/1.1 物理层和数据协议层的任务，

并且实现了连同端点 EP0 设置(用于访问设置缓冲器)在内的 16 个 USB 端点的共同协作。USB

chapter 9 的有关 USB 协议的处理是由外部固件完成的。

ISP1581 有一个快速通用接口，利用它可以实现与大部分类型的微控制器/处理器的通信。

这个微控制器的接口由管脚 BUS_CONF,MODE1 和 MODE0 共同设置，适用于大部分类型的接口。

ISP1581 内部含有两种总线结构配置，上电时由 BUS_CONF 输入管脚进行选择：

 通用处理器工作模式(选择目标寄存器)

 断开总线工作模式(BUS_CONF=0)

ISP1581 和外部存储器或外部设备之间的高带宽的数据传输是通过集成的 DMA 控制器来完成

的。通过“写”对应的 DMA 寄存器来配置 DMA 接口。

ISP1581 支持高速 USB2.0 和全速 USB1.1 信道，USB 信道速度的检测是自动完成的。

(7)设备配置。主机依照读取的设备进行配置，如果设备所需 USB 资源得以满足，就发送

配置命令给 USB 设备，表示配置完毕。

(8)挂起。为了节省电源，当总线保持空闲状态超过 3ms 以后，设备驱动程序就会进入挂

起状态。挂起状态时设备的消耗电流 500uA。当被挂起时，USB 设备保留了包括其地址和配置住

处在内的所有内部状态。

完成了以上几步工作后，USB 设备就可以使用了。在枚举的过程中，设备不一定要求进入挂

起状态。

7.USB 2.0 的介绍

USB 2.0 是在 USB1.1 的基础上发布的一种高速 USB 通信方式的协议。最高可以达到 480MB/S

是 USB1.1 的 40 倍。

8.ISP1581 的概述

ISP1581 是一种价格低、功能强的通用串行总线(USB)接口器件，它完全符合 USB 2.0 规

范，并为基于微控制器或微处理器的系统提供了高速 USB 通信能力。ISP1581 与系统的微控制器

/微处理器的通信是通过一个高速的通用并行接口来实现的。

ISP1581 支持 USB 2.0 系统动作的自动检测。USB1.1 的返回工作模式允许器件在全速条件下

正常工作。ISP1581 是一个通用的 USB 接口器件，它符合现有的大多数器件的分类规格。内部通

用 DMA 模块使得数据流很方便的集成。另外，多种结构的 DMA 模块实现了海量存储的应用。这种

实现 USB 接口的标准组件使得使用者可以在各种不同类型的微控制器中选择出一种最合适的微

控制器。通过使用已有的结构和减少固件上的投资缩短了开发时间、减少了开发风险和费用。从

而用最快捷的方法实现了最经济的 USB 外设的解决方案。

ISP1581 可理想地用于许多外设，例如：打印机、扫描仪、MO、CD、DVD 和 Zip/Jaz 驱动器、

数码相机、USB 和以太网的链接、电缆和 DSL 调制解调器等等。另外 ISP1581 所具有的低挂起功

耗还可以满足 ACPITM，OnNOWTMT 和 USB 电源管理的要求。

此外，ISP1581 内部还集成了许多特性，包括 SoftConnectTM、低频晶体振荡器和集成电路

终止寄存器。所有这些特性都为系统大大节约了成本，同时使强大的 USB 功能很容易地用于 PC

机外设。

9.ISP1581 的功能描述

ISP1581 是一个高速 USB 器件控制器。它实现了 USB2.0/1.1 物理层和数据协议层的任务，

并且实现了连同端点 EP0 设置(用于访问设置缓冲器)在内的 16 个 USB 端点的共同协作。USB

chapter 9 的有关 USB 协议的处理是由外部固件完成的。

ISP1581 有一个快速通用接口，利用它可以实现与大部分类型的微控制器/处理器的通信。

这个微控制器的接口由管脚 BUS_CONF,MODE1 和 MODE0 共同设置，适用于大部分类型的接口。

ISP1581 内部含有两种总线结构配置，上电时由 BUS_CONF 输入管脚进行选择：

 通用处理器工作模式(选择目标寄存器)

 断开总线工作模式(BUS_CONF=0)

ISP1581 和外部存储器或外部设备之间的高带宽的数据传输是通过集成的 DMA 控制器来完成

的。通过“写”对应的 DMA 寄存器来配置 DMA 接口。

ISP1581 支持高速 USB2.0 和全速 USB1.1 信道，USB 信道速度的检测是自动完成的。

控制器已经将所有的数据从通信端点的缓冲区中读出或者把所有的数据写入到端点缓冲区之后，

数据被清除。缓冲区也可通过置位控制功能寄存器的 CLBUF 位强制清空。8k 字节的 RAM 也可充

当缓冲区使用。

6)软件连接

设备与 USB 的连接是通过一个 1.5kΩ 的上拉电阻将 D+线(对于全速 USB 器件)置为高来实

现的。在 ISP1581 中，RPU 和 VCCA(3.3)之间连接了一个 1.5kΩ 的外部上拉电阻。上拉电阻再经

RPU 与 D+线相连，此时方式寄存器的 SOFTCT 被置位，从而实现了软件连接。在一个硬件复位发

生后，上拉电阻默认为断开(SOFTCT=0)。SOFTCT 位的值仍保持不变。

7)微控制器/处理器接口和微控制器/处理器的管理器

微控制器接口可以实现其自身与大部分微控制器的直接连接。上电时，通过 BUS_CONF,MODE1

和 MODE0 对接口进行设置。

BUS_CONF 设为 1，微控制器接口为通用处理器模式，在这种模式下，AD[7:0]是 8 位地址总

线，DATA[15:0]是独立的 16 位数据总线。BUS_CONF 设为 0，接口为断开总线模式，这时 AD[7:0]

为本地微处理器总线(多路复用地址/数据)，DATA[15:0]只作为 DMA 总线使用。

MODE0 设为 1，读和写选通信号为 RD 和 WR(8051 类型)。MODE0 为 0，R/W 和 DS 为方向和数

据选通信号。

MODE1 为 0 时，ALE 将 AD[7:0]复用的地址锁存。MODE1 为 1 时，A0 用来指示传送的地址或

数据。MODE1 只用在断开总线模式：在通用处理器模式下将它与 VCC(5.0)(逻辑 1)相连。

8)DMA 接口和 DMA 控制器

DMA 模块可以细分成两部分：DMA 控制 DMA 接口。

固件通过“写”DMA 命令寄存器来启动一次 DMA 传送。命令操作码决定 DMA 的传送方式：通

用 DMA，PIO，MDMA 或 UDMA。由于控制器和 USB 内核使用的是同一个 FIFO(内部 RAM)，DMA 控制

器接收到 DMA 命令后，可直接控制数据从内部 RAM 传送到外部 DMA 设备或从外部 DMA 设备传送给

内部 RAM。

DMA 接口的配置包括 DMA 时序和 DMA 握手。数据传送通过 DIOR 和 DIOW 选通信号或 DACK 和

DREQ 握手信号来实现。通过“写”DMA 配置寄存器来决定不同的 DMA 配置。

对于基于 IDE 的存储接口来说，用到的 DMA 模式有 PIO(并行 I/O)，MDMA(多字 DMA：ATA)，

和 UDMA(增强 DMA：ATA)。

对于通用 DMA 接口来说，用到的 DMA 模式有通用 DMA(从机)模式和 MDMA(主机)模式。

9)系统控制器

系统控制器控制实现 ISP1581 的 USB 低功耗工作模式。在“重新开始”信号的唤醒到来之前，

它控制锁定写通道，对寄存器进行“写”保护，直至向“解锁器件”寄存器写入解锁代码。

10.运行模式

ISP1581 有两种总线配置方式，由上电时 BUS_CONF/DA0 来决定：

总线断开模式(BUS_CONF=0)：多路复用 8 位地址/数据总线和单独的 8 位/16 位 DMA 总线。

通用处理器模式(BUS_CONF=1)：单独的 8 位地址和 16 位数据总线。

11.ISP1581 固件编程指南

1)固件编程简介

ISP1581 是一种高速通用串行总线(USB2.0)接口器件，它为各种范围的微控制器提供了灵

活的接口。这些高速微控制器接口增加了系统的数据吞吐量，简化了处理器的应用。

本文简要描述了在带有 16 位数据总线的通用处理器接口上如何实现 ISP1581 硬件和固件的

应用。要注意的是，本文在这里描述的相关硬件不同于 ISP1581 的断开总线工作方式下的硬件，

不要将两者混淆。

2)ISP1581 微控制器接口信号

ISP1581 与微控制器接口提供了灵活的配置。对于大多数的微处理器都不要固定的逻辑。

下面的两张表列出了 ISP1581 引脚的典型连接。

表 1 微处理器接口信号连接

ISP1581 信号 微处理器 注释

AD[0]1 不连接 16 位总线上 AD[0]必须与 ISP1581 的地相连

AD[7：1]2 地址总线 7 到 1 —

CS 系统译码芯片选择器 必须用在对 16 位存储单元的访问中

DATA[15：0]3 16 位数据总线 —

DS / WR WR 写选通

微控制器任意中断输入 —

INT RD 读选通

(R/W) / RD

表 2 直接存储器存取(DMA)

ISP1581 信号 DMA 控制器 注释

DREQ4 DMA 请求输入 —

DACK5 DMA 应答输出 —

DIOR DMA 读信号 当 DMA 控制器和微控制器使用同一个读选通信

号将它与 ISP1581 的 RD 短接

DIOW DMA 写信号 当 DMA 控制器和微控制器使用同一个写选通信

号将它与 ISP1581 的 WR 短接

EOT DMA 传输结束输出 —

16 位的接口要求能对所有地址进行访问。因此，AD[0]不连接时一些固件要利用这一位来产

生混淆字校正代码。AD[7：0]在通用处理器模式下用作地址总线，在断开总线模式下用作复用地

址/数据总线，微控制器利用它来控制 ISP1581。DATA[15：0]在通用处理器模式下用作 DMA 总线

和系统总线，通过它来控制 ISP1581。但是，在断开总线模式下 DATA[15：0]仅用作 DMA 总线。

ISP1581 的 DMA 核可用作 DMA 主机和 DMA 从机，取决于开始的操作码(DMA 命令寄存器，地

址 30H)。DREQ 和 DACK 一直保持高阻态直至执行完成 DMA 命令。当 ISP1581 工作在 DMA 的 ACK

模式，读和写信号都必须为高。ISP1581 通过上电复位时评估引脚电平来确定操作码。

表 3 建立配置

ISP1581 信号 复位时的信号电平 配置

BUS_CONF 1 通用微处理器接口：16 位数据总线和 8 位地址线 1

MODE0 1 ISP1581 通过检测 RD 来“读”，检测 WR 来“写”

ALE 1 若 ALE 未用，置为低

12. 初始化寄存器

固件必须对 ISP1581 的寄存器初始化来配置 I/O 口的信号电平以满足系统设置的要求。

下面的几张表列出了 ISP1581 的方式寄存器、中断配置寄存器、DMA 配置寄存和 DMA 硬件寄

存器的一般初始化方法。

表 4 方式寄存器(0CH)

寄存器位 寄存器位符号 ISP1581 信号 注释

(Hex)

CLKAON 无对应的信号 0—在挂起状态下关掉时钟来降低功耗

0C.7 GLINTENA INT 1—全局中断使能

0C.3

0C.2 WKUPCS CS 和 WAKEUP 1— CS 有效，将 ISP1581 从挂起状态唤醒(在 WAKEUP

0C.1 PWROFF SUSPEND 下所有的设置不变)

1— 挂起状态 SUSPEND 引脚为高，唤醒时为低

0C.0 SOFTCT RPU 0—唤醒到来时 SUSPEND 引脚产生一个脉冲，其他时

间仍然保持低电平

0— RPU 引脚上的 1.5kΩ 电阻与内部 D+断开

1— RPU 引脚上的 1.5kΩ 电阻与内部 D-相连

(USB1.1 全速功能)

表 5 中断配置寄存器(10H)

寄存器位 2 寄存器位 ISP1581 注释

(Hex) 符号 信号

10.1 INT 1—中断发生时在 INT 引脚上产生一个脉冲

INTLVL 0—只要在任何中断事件等待处理，中断处于有效状态

10.0 INT 1—INT 保持不变，中断到来时变为高

INTPOL 0—INT 保持不变，中断到来时变为低

表 6 DMA 配置寄存器(38H)

寄存器位 2 寄存器位符号 ISP1581 信号 注释

(Hex)

DIS_XFER_ EOT 1—DMA 计数器禁止，DMA 传输的终止完全取决于传输

39.7 CNT 终止(EOT)信号的有效

DREQ 和 BACK 决定 DREQ 信号的握手信号

39.6 到 4 BURST[2:0] DIOR,DIOW 决定是否使用 DIOR 或 DIOW，它们如何协同 DACK 工

39.3 到 2 MODE[1:0]

BUS_CONF 1 通用微处理器接口：16 位数据总线和 8 位地址线 1

MODE0 1 ISP1581 通过检测 RD 来“读”，检测 WR 来“写”

ALE 1 若 ALE 未用，置为低

12. 初始化寄存器

固件必须对 ISP1581 的寄存器初始化来配置 I/O 口的信号电平以满足系统设置的要求。

下面的几张表列出了 ISP1581 的方式寄存器、中断配置寄存器、DMA 配置寄存和 DMA 硬件寄

存器的一般初始化方法。

表 4 方式寄存器(0CH)

寄存器位 寄存器位符号 ISP1581 信号 注释

(Hex)

CLKAON 无对应的信号 0—在挂起状态下关掉时钟来降低功耗

0C.7 GLINTENA INT 1—全局中断使能

0C.3

0C.2 WKUPCS CS 和 WAKEUP 1— CS 有效，将 ISP1581 从挂起状态唤醒(在 WAKEUP

0C.1 PWROFF SUSPEND 下所有的设置不变)

1— 挂起状态 SUSPEND 引脚为高，唤醒时为低

0C.0 SOFTCT RPU 0—唤醒到来时 SUSPEND 引脚产生一个脉冲，其他时

间仍然保持低电平

0— RPU 引脚上的 1.5kΩ 电阻与内部 D+断开

1— RPU 引脚上的 1.5kΩ 电阻与内部 D-相连

(USB1.1 全速功能)

表 5 中断配置寄存器(10H)

寄存器位 2 寄存器位 ISP1581 注释

(Hex) 符号 信号

10.1 INT 1—中断发生时在 INT 引脚上产生一个脉冲

INTLVL 0—只要在任何中断事件等待处理，中断处于有效状态

10.0 INT 1—INT 保持不变，中断到来时变为高

INTPOL 0—INT 保持不变，中断到来时变为低

表 6 DMA 配置寄存器(38H)

寄存器位 2 寄存器位符号 ISP1581 信号 注释

(Hex)

DIS_XFER_ EOT 1—DMA 计数器禁止，DMA 传输的终止完全取决于传输

39.7 CNT 终止(EOT)信号的有效

DREQ 和 BACK 决定 DREQ 信号的握手信号

39.6 到 4 BURST[2:0] DIOR,DIOW 决定是否使用 DIOR 或 DIOW，它们如何协同 DACK 工

39.3 到 2 MODE[1:0]

图 39-4 固件结构

表 8 固件结构

文件名 功能

Kernel.c 循环扫描 USB 事件：启动设备和系统的工作

Isr.c 中断服务程序：对中断进行判定并将事件信息传递给其它的程序

Charp9.c 包含标准 USB 命令，用于在设备和主机之间建立一个基本连接

Vendor.c 包含厂商定义命令，处理厂商请求

Init.c 初始化单片机和 ISP1581 芯片

工作流程:

USB 主机和设备之间的数据流动方式有很多种。我们将数据流动的路径称为‘管道’。在

ISP1581 采样测试软件中，用到了以下几种类型的管道。

 USB 控制传输的控制管道(又称缺省管道)

 Bulk-IN 和 Bulk-OUT 数据管道

 ISO-IN 和 ISO-OUT 数据管道

控制管道由 SETUP、控制 OUT 和控制 IN 端点组成。其它管道只有一个端点，每一个端点对

应一个方向。

USB 主机通过控制管道利用 Setup 命令来设立和控制数据管道中的数据流。一个命令的传输

分为三个分阶段：设定阶段、数据阶段(包含了附加的命令参数或其它信息)以及状态阶段。

SETUP 包的内容是一个由主机发送的批量数据传输请求命令，该命令由厂商定义的，主机发

送一个控制 OUT 包，给定了要发送的数据字节数。设备必须配合 DMA 将传输数据保存在本地存储

器中。命令和命令成功执行后的状态。在主机和设备双方约定好后就可以启动 Bulk-OUT 传输了。

(1)获取状态 Get Status(00H)

Get Status 请求要求接收方返回一个相应的状态。设备返回 16 位的状态描述。具体的工作

流程如图 4 所示。

 获取设备的状态

当 Get Status 的索引为设备时，主机获取设备的状态。如果请求是对器件，MCU 必须向主

机返回器件状态。如对于具有远程遥控和自供电能力的系统，返回数据应该是 0x0003。

返回值信息如下：

Bit0：自供电(0：总线供电；1：自供电)

Bit1：远程唤醒(0：不支持远程唤醒；1：支持远程唤醒)

Bit2..Bit15：保留(复位为 0)

 获取接口的状态

接口状态的 16 位字节全部保留，所以返回 0x0000 就可以了。

 获取端点的状态

一个端点有输入和输出两个端点。这里使用了索引的 Bit7 来标识要求返回的端点地方向，

Bit7=1 为返回输入端点的状态，Bit7=0 为返回输出端点的状态。返回值信息如下：

Bit0：Halt(0：端点允许；1：端点禁止)

Bit1..Bit15：保留(复位为 0)

图 39-5 Get Status 工作流程

(2)清除特性 Clear Feature(01H)

Clear Feature 用来清除或禁止设备一个特定的特性。当接收到 Clear Feature 的请求后，

设备就执行相应的操作，并返回一个空的数据为表示执行完毕，如果 Clear Feature 请求的特性

不能清除或根本不存在就发一个停止(STALL)的握手。图图 39-6 为 Clear Feature 的工作流程。

图 39-6 为 Clear Feature 的工作流程

Clear Feature 的功能有两个，分别对应前面的 USB 特性选择符。当设备请求的值为 1 时，

清除设备的远程唤醒功能；当设备的值为 0 时，清除索引号对应的输入或输出端点的禁止功能，

恢复其使用权。

(3)设置特性 Set Feature(03H)

Set Feature 用来设置或允许一个特性。Set Feature 与 Clear Feature 是两个相反的动作，

同样当接收到 Set Feature 请求后，设备就执行相应的操作，并返回一个空的数据为表示执行完

毕，如果 Set Feature 请求的特性不能清除或根本不存在就发一个停止(STALL)的握手。

Set Feature 的功能有两个，分别对应前面的 USB 特性选择符。当设备请求的值为 1 时，设

置设备的远程唤醒功能；当设备请求的值为 0 时，禁止索引号对应的输入或输出端点的使用权。

例如：如果特征选择器是 0(意味着对端点的的使能)，D12 指定的端点必须通过“D12 设置端点

状态”命令停止。

Set Feature 的工作流程图

图 39-7 Set Feature 工作流程

(4)设置地址 Set Address(05H)

在 USB 设备枚举的时候，主机会分配一个新的地址给设备以取代默认得地址(默认地址为 0)。

当设备接收到这一设备请求的时候，要做的事情就是把设备的当前地址改为分配的地址，以让设

备对新的地址作出响应。请注意此设置地址请求含数据阶段，MCU 需要向主机写一个零长度的数

据包作为应答阶段。

图 39-8 Set Address 的工作流程图

(5)获取描述符 Get Descriptor(06H)

Get Descriptor 是主机用来获取 USB 设备相对应的描述符的一个请求。在这里设备请求值

的高 8 位为要求获取得描述符的类型，设备按照请求类型返回相应的描述符。如果存在描述符，

MCU 必须返回指定的描述符。首先，MCU 将确定描述符类型请求是用于器件还是配置。如果是器

件，那么发送器件描述符的前 16 字节，在下一个 IN 令牌里再发送剩余的 2 个字节。控制返回字

节的长度是因为控制缓冲区只有 16 字节的存储区。

MCU 设置寄存器 bEPPflags.bits.control_state 的状态以指示传输规格的位置。

图 39-9 Get Descriptor 工作流程图

(6)设置描述符 Set Descriptor (07H)

这是一个可选的请求，这里固件就没有使用到，因为使用的单片机无法更新自己 ROM 里的内

容。如果设备支持这一请求，就更新存在地描述符或添加新的描述符。

(7)获取配置信息 Get Configuration(09H)

Get Configuration 获取当前的配置信息。如果设备已经配置，则返回信息为当前的配置值

(一个字节)。否则返回为 0，表示设备还没有配置。

Get Configuration 工作流程

图 39-10 Get Configuration 工作流程图

(8)获取接口信息 Get Interface(0AH)

Get Interface 用于返回当前的接口号。返回信息为一个字节，当接口不存在时设备返回

STALL。

(9)设备接口 Set Interface(0BH)

Set Interface 用于设备支持多接口的时候，主机用来选择一个接口。选择正确设备发送个

空的数据为表示执行完毕，当接口不存在时，设备返回 STALL。

(10)同步帧 Synch France(0CH)

Synch France 是用来设置和报告一个端点的同步帧。在同步传输中才使用，如果设备不支

持这个请求，则返回一个 STALL。

14.ISP1581 的操作过程

(1)ISP1581 上电后的设置过程

 初始化 ISP1581 特殊寄存器

1) 设置模式寄存(0CH)

2) 设置中断配置寄存(10H)

3) 设置中断使能寄存器(14H)

 初始化 ISP1581 端点

1)选择端点索引(2CH)

2)设置端最大包字节数(04H)

3)选择端点索引(2CH)

4) 设置端点类型(08H)

 设置默认地址有效(00H)

 设置 softconnect 有效(0CH)

 正常枚举

(2)ISP1581 的读写操作过程

 发送数据

1)选择端点索引(2CH)

2)写入发送数据缓冲区字节数据寄存器(1CH、1DH)

3)写入发送数据(20H)

4)等待发送完毕标志

 接收数据

1) 选择端点索引(2CH)

2) 读取接收数据缓冲区字节数寄存器(1CH、1DH)

3) 读取接收数据(20H)

四、实训模块

DA001 MCS51 主机、DA502 USB/CAN 总线、USB2.0 模块(实训时固定在 DA502 上)、DA701

电源模块。

五、实训步骤

1.用 8P 扁平数据排线将“DA001 MCS51 主机”的 P0.0～P0.7(JD1 口)连接到“DA502 USB/CAN

总线”的 JD1 口，用导线将“DA001 MCS51 主机”的 P3.7、P3.6、P3.5、P3.4、P3.2、P1.1、P1.2、

P2.7、ALE 分别连接到“DA502 USB/CAN 总线”的 KZ1、KZ2、KZ3、KZ4、KZ6、KZ8、KZ7、KZ9、

KZ10,“DA502 USB/CAN 总线”上“USB2.0 模块”的 JD1 短路帽接在 1-2，JD2、JD3 短路帽均接

在 2-3，JD5 的短路帽不接，“DA001 MCS51 主机”的 EA 接高电平(即短路帽接在 EA 与+5V 上)，

按钮打在“一般”状态，用 USB 线将上位机与“DA502 USB/CAN 总线”相连接。

2.接上各模块的电源。

3.将“89S52”单片机插到“DA001 MCS51主机”上的40P锁紧插座中(注意方向)，再将编译

生成的可执行文件用ISP烧录器烧录到89S52单片机中运行(ISP烧录器的使用查看附录1)。

4.现象：运行程序，电脑上的任务栏会出现发现新硬件，并自动弹出找到新的硬件向导对话

框。具体步骤及现象如下：

选择“从列表或指定位置安装(高级)(S)”，然后点击“下一步”；选择“在搜索中包括这

个位置(0)”，并点击浏览：

弹出浏览文件夹对话框如下：找到 USBPACK 2.0 驱动程序(如 X：\THETDA-3 型实训程序\39

USB 2.0\ USBPACK 2.0 驱动程序\ ISP1581(USB2.0))点击确定，然后点击“下一步”；选择列表

中的硬件，点击下一步：

向导正在安装软件：

单击“完成”，任务栏中会出现新硬件已安装并可以使用了。

打开“USBPACK 2.0”软件，点击开始，此时“当前速率”、“平均速率”、“最大速率”均有

显示值，“已传输字节数”在不断的增加，“已用去时间”开始计时，具体见下图。

实训四十 单端输入放大电路

一、实训目的

了解放大电路的工作原理。

二、原理图

V2-1 2 k10 1k0 3 1V2+ 4R 1 RP6 +V21 1k0 8IN414 7 R6 4D 7 U41A7 A1U74 .1uF0 8414NI84N14I OTU k01 3 1C 2D1D kIC21 6OU3T 7R P5 NI CI1 1k10k0 62 5R 451 2 IN 2R3R 4P 415 4I48N1 D3 1k0 -70D k013PR 2 V-21 8 PR1 V2112- 1k0 7 3 21 6 3 3 RP5 5 3 1 4 3 V-21 3 V-12 UOT 2 21V21+ NDG P100R4k 1 12 NI 30P 2Rk001P JD1 C3 P30 2C

图 40-1 DA703 单端输入放大电路

三、实训模块

DA305 可调电压、DA701 电源模块、DA703 单端输入放大电路。

四、实训步骤

1.接上各模块的电源。

2.调零：将一级运放和二级运放放大倍数调整到最大(逆时针)，然后反复调节“一级运放

调零”电位器，使U2的6脚电压为零，反复调节“二级运放调零”电位器，使输出端OUT为零。

3.限幅：用导线将“DA305 可调电压”的输出端V0UT与“DA703 单端输入放大电路”的输入

端IN连接，“DA703 单端输入放大电路”的输入端GND连接“DA305 可调电压”的GND，调节“正

限幅调整”电位器，设定输出最大正电压；用导线将“DA305 可调电压”的输出端V0UT与“DA703

单端输入放大电路”的输入端GND连接，“DA703 单端输入放大电路”的输入端IN连接“DA305 可

调电压”的GND上，调节“负限幅调整”电位器，设定输出最大负电压。(用万用表监测“DA703 单

端输入放大电路”的输出端OUT)

4.放大：在“DA703 单端输入放大电路”的输入端IN输入一定的电压值，调节一级运放和二

级运放的放大倍数，用万用表监测“DA703 单端输入放大电路”的输出端OUT的电压值，比较两

个电压值的大小。

实训四十一 时钟与三级伪码发生电路

一、实训目的

1.了解多种时钟信号的产生方法。

2.掌握用数字电路产生伪随机码的实现方法。

3.了解 PCM 编码中的收、发帧同步信号的产生过程。

二、实训原理

时钟信号乃是数字通信各级电路的重要组成部分，在数字通信电路中，若没有时钟信号，则

电路基本工作条件将得不到满足而无法工作。

(一)电路组成

时钟与三级伪码发生电路是供给Δ M、FSK 等实训所需时钟和基带信号，图 41-1 是时钟与三

级伪码发生电路原理图，由以下电路组成：

1.内时钟信号源。

2.多级分频及脉冲编码调制系统收、发帧同步信号产生电路。

3.三级1 伪随机序列码产生电路。2 3 4

U 1C 64k

74LS04

U 1A +5V 2048k +5V U2 +5V U3 56 32k +5V U4 D

74LS04 74LS161 74LS161 16k

U 6B 13 10 9 9 U 1D 74LS161 U1F 2k

D 74LS74 8 2 LD LD 74LS04

12 1 CLK 9 CLK 9 LD 74LS04

12 D PRE Q 7 CLR CO 2 CLR CO 98 2 CLK

R1 11 CLK 10 PE 15 P 128k 1 PE 15 1 CLR CO 15 13 12

C1 1k J1 3 TE 7 TE U 1E 7 PE

0.01uF 4096k CLR Q 4 P1 Q1 1024k 10 P1 Q1 14 74LS04 10 TE U9F 1k

5 P2 Q2 512k 3 P2 Q2 13 3 P1

R2 6 P3 Q3 4 P3 Q3 12 11 10 4 P2

1k P4 Q4 14 5 P4 Q4 11 5 P3

13 6 6 P4 Q1 14 13 74LS04

12 Q2 13

11 Q3 12 12

Q4 11

8k

U 9E Q 8k

43 +5V 74LS04 10 U 8C 8k

74A LS10

U 1B C9 +5V 11 P 8k C

74LS04 680p F 9

U 9A U 9B U 9C U 9D 3 U 8B 10 8

C 74LS04 74LS04 74LS04 74LS04 4 74A LS10 11

5

1 23 45 69 8 6

C10

220p F

U 8A

74LS10

1

12 2

13

+5V

U 7A

74LS86

1

3

2 D1

C LK -IN PN LED(R)

B C6 C7 C8 C11 B

+5v +5v 0.1uF 0.1uF 0.1uF 0.1uF

U 5A U 5B U 6A

74LS74 74LS74 74LS74

14 R0

13 10 680

14

2 D PRE Q 5 12 D PRE Q 9 2 D PRE Q 5

3 CLK 11 CLK 3 CLK

CLR Q 6 CLR Q 8 CLR Q 6

+5v +5v +5v

A Title A

图 41-1 DA901 时钟与三级伪码发生电路原理图

Size Number Revision

(二)电路工作原理 A4 7-Nov-2012 Sheet of

E:\1.10.03.11\2.工作\49.2012劳动部无线电赛项\DTHraEwTnDBAy-:3型开发资料\10.THETDA-3型发裁判资料\THETDA-3型实训模

Date:

File:

1234

1.内时钟信号源

内时钟信号源电路由晶振 J1，电阻 R1 和 R2，电容 C1，非门 U1A，U1B 组成，若电路上电后，

在 U1A 的输出端输出一个比较理想的方波信号，输出振荡频率为 4.096MHz，经过 D 触发器 U6B

进行二分频，输出为 2.048MHz 方波信号。

2.三级基准信号分频及 PCM 编码调制收发帧同步信号产生电路

该电路的输入时钟信号为 2.048MHz 的方波，由可预置四位二进制计数器(带直接清零)组

成的三级分频电路组成，逐次分频变成 1k 方波，U2、U3、U4 的第二引脚为各级时钟输入端，输

入时钟分别为 2.048MHz、P128kHz、8kHz，由第一级分频电路产生的 P128kHz 窄脉冲和由第二级

分频电路产生的 8kHz 窄脉冲进行与非后输出，即为 PCM 编译码中的收、发分帧同步信号 P8k。

3.伪随机码发生器电路

伪随机序列，也称作 m 序列，它的显著特点是：(a)随机特性；(b)预先可确定性；(c)可

重复实现。

本电路采用带有两个反馈的三级反馈移位寄存器，示意图见图 41-2 所示。若设初始状态为

111(Q2Q1Q0=111)，则在 CP 时钟作用下移位一次后，由 Q1 与 Q0 模二相加产生新的输入 Q=Q0○+

Q1=1○+ 1=0，则新状态为 Q2Q1Q0=011。当移位二次时为 Q2Q1Q0=001；当移位三次时为 Q2Q1Q0=100；

移位四次后为 Q2Q1Q0=010；移位五次后为 Q2Q1Q0=101；移位六次后为 Q2Q1Q0=110；移位七次后

为 Q2Q1Q0=111；即又回到初始状态 Q2Q1Q0=111。该状态转移情况可直观地用“状态转移图”表

示。见图 41-3。

图 41-1 左下图是实训系统中伪随机序列码发生器电路原理图。从图中可知，这是由三级 D

触发器和异或门组成的三级反馈移存器。在测量点 PN 处的码型序列为 1110010 周期性序列。若

初始状态为全“零”则状态转移后亦为全“零”，需增加 U8A 三输入与非门“破全零状态”。

时钟 输出 11 0 11 1

10 1 01 1

Q2 Q1 Q0

01 0 00 1

+ 10 0

图 41-2 具有两个反馈抽头的伪随机序列码发生器 图 41-3 状态转移图

三、实训模块

DA701 电源模块、DA901 时钟与三级伪码发生电路。

四、实训步骤

电路通电后，用 20MHz 双踪示波器观察以下各点波形。在 PN 观察点观察三级伪随机码时，

需在 CLK-IN 接入时钟方波。

实训四十二 Δ M 增量调制编码

一、实训目的

1.掌握增量调制编码的基本原理，并理解实训电路的工作过程。

2.了解不同速率编码，以及低速率编码时的输出波形。

二、实训原理

(一)电路组成

图 42-1 是增量调制编码器实训结构框图，图 42-2 是电路原理图。

图 42-1 增量调制编码器实训结构框图

(二)电路工作原理

1.增量调制的基本工作原理

众所周知，增量调制是由 PCM 发展而来的模拟信号数字化的一种编码方式，它是 PCM 的一种

特例。增量调制编码基本原理是只用一位编码，这一位码不是表示信号抽样值的大小，而是表示

抽样幅度的增量极性，即采用一位二进制数码“1”或“0”来表示信号在抽样时刻的值相对于前

一个抽样时刻的值是增大还是减小，增大则输出“1”码，减小则输出“0”码。输出的“1”、“0”

只是表示信号相对于前一时刻的增减，不表示信号的绝对值。所以 CVSD 亦称Δ M。

19R 10k V-12 47k 4k7 81R47k 7R1 58 码输编出 4 R8 3J DS 7 1uF0 01 5.1k E2 6 414N18 3TP 9R 9 L47M7 D5 k1k10 1k R21B2RU11 R7 2+1V 0uF10. 07uF4.0 k10 3k 1C M143C8 C2 1R6 R41 k01 0k1 V-TOD R0k16 98 4R /ccAN2OV 170 41N841 INOCLIF 0R1 116 4D VfDNTre 152 DCGID 134 CLSYP 话音入输 413 u1F0 .F220u k1.475k AD/ENF 125 I-NAccV 311C5JR R13 161 E1 U1 V5+V5+ 1PT TP5T2P 003k 时钟输入 R5 J4 k1 0186k 4TP R2 0R 1R 40.470F74.uF0.u7uF C4C6 5C )LR(DE LLG(DEED(Y)) 12V+ D3D2 D1 ++5VV2V21-1

图 42-2 DA902 Δ M 增量调制编码原理图

2.实训电路工作过程

从图 42-1、图 42-2、图 42-3 可知，由于本实训电路采用的是三连“1”、三连“0”压扩检

测算法的连续可变斜率增量调制器。它的核心部分是 MC34115(或 MC3418)大规模集成电路。因

此，首先对该芯片的管脚作一简要说明。

(1)大规模集成电路 MC34115(或 MC3418)芯片功能引脚介绍。见图 42-3。

第 1 引脚：ANI(Analog Input)模拟信号输入端。

输入音频模拟信号经过直流分量变换为内部参考电压值，则应在该端与第 10 引脚(Vcc/2

端)间接入偏置电阻。

第 2 引脚：ANF(Analog Feedback)模拟反馈输入端。

该端为集成电路内模拟比较器的同相输入端。当该集成电路工作于编码方式时，其本地解码

信号从该端输入至内部的模拟比较器；当该集成电路工作于译码方式时，该端不用，可接到第

10 引脚(Vcc/2 端)也可以接地或不接悬空。

第 3 引脚：SYL(Syllabic Filter)量阶控制信号输入端。

当从第 11 引脚 COIN(一致脉冲输出端)端输出的负极性一致脉冲经过音节平滑滤波器，由

RC 网络构成(在实训电路中由 R15(47kΩ )、R16(10kΩ )与 C3(0.22uf)组成)平滑后得到

量阶控制电压输入到该第 3 引脚至内部 V-I 变换运算放大器内，控制积分器量阶的大小。在进行

音频信号编码时的典型时间常数为 6～50ms。

第 4 引脚：GC(Gain Control Input)增量控制输入。

该 芯 片 内 部 的 V-I 变 换 运 算放 大 器 使 该端 电 压 跟 随量 阶 控 制 电压 变 化 ，变 换 速 率 为

0.5V/μ s。因此输入该端的电流大小由外接调整电阻 Rx 决定，为保证电路稳定工作，Rx 的值一

般不超过 5kΩ ，在实训电路中由 R6(10kΩ )进行调节。

第 5 引脚：VREF(Ref Input)参考电压输入端。

该端为积分运算放大器的同相输入端，用于调节输出模拟信号的直流分量。在进行编码时，

为保证输入端输出模拟信号具有相同的直流分量，该端应通过偏置电阻与 VCC/2 端相连。在实训

电路中，视实际情况，可接入偏置电阻为 R9(5.1kΩ )。

第 6 引脚：FIL(Filter Input)外接积分器输入端。

该端为积分运算放大器反相输入端，外接组件组成积分滤波器。在实训电路中，由 R11(10k

Ω )、R12(1kΩ )与 C2(0.047uf)组成一次积分网络，由 R10(10kΩ )与 C1(0.01uf)组成二次积分

网络。编码时，若第 1 脚即音频模拟信号输入端的输入信号幅度大于第 2 脚即模拟反馈输入端的

反馈输入信号的幅度，则积分电流输入到该引脚。反之，积分电流输出该引脚。解码时，第 13

脚即接收数据输入端，若输入数据为“1”码，则积分电流为输入该端，反之，积分电流输出该

端。

第 7 引脚：ANO(Analog Output)模拟信号输出端。

该端积分运算放大器的输出端。它根据第 13 引脚即 DDI 端(接收数据输入端)，输入数据恢

复的音频模拟信号从该端输出到积分网络中。

第 8 引脚：V-负电源端。

当该集成电路单电源供电时该端接地，若正、负电源供电时该端接至负电源。在本实训电路

中，采用单电源+12V 供电，故该引脚接地。

第 9 引脚：DOT(Digital Output)发送编码数据输出端。

该集成电路将输入音频信号编成信码后从该端输出，其输出电平与 TTL 或 CMOS 兼容。

第 10 引脚：Vcc/2(Vcc/2 Output)参考电压输出端。

该端在单电源供电时，输出的参考电压值为电源电压的一半，可用来建立各运算放大器的直

流工作点，输出电流至少为 10mA。使用时一般接旁路电容到地。本实训电路中，旁路电容 E2

(10uf)。

第 11 引脚：COIN(Coincidece Output)一致脉冲输出端

当该集成电路内的移位寄存器的各位输出为全“1”码或为全“0”码时，该端输出负极性一

致脉冲，该脉冲经外接音节平滑滤波器后得到量阶控制电压。

第 12 引脚：DTH(Digital Threshold)接口电平控制端。

该端用于控制数字输入端接口电平。当该集成电路需于 CMOS 电路接口时，该端应于 Vcc/2

端(11 脚)相连；当集成电路需与 TTL 电路接口时，该端应该比 V-高二个二极管电压降的电位。

第 13 引脚：DDI(Digital Data Input)接收数据输入端。

当集成电路用于译码时，其接收端的信码从该端输入至芯片内的数字运算放大器进行比较，

在时钟下降沿前后，该端的输入数据应保持有效 0.5us，如果芯片用作编码，则该引脚可不用。

第 14 引脚：CP(Clock Input)编译码时钟输入端。

该端输入时钟信号的频率决定于该集成电路的工作效率，当时钟的下降沿到来时，芯片内的

移位寄存器工作。该输入时钟信号最小正脉冲宽度为 300ns，.最小负脉冲宽度为 600ns,在本实

训电路中,该端的时钟信号输入可通过 J4 进行选择不同的时钟速率，其时钟速率在增量调制编码

电路中有：64kHz、32kHz、16kHz、8kHz 四种方式，可选择在增量调制译码电路中有：64kHz、

32kHz、16kHz 以及从二相 PSK 解调来的再生时钟等几种方式可供实训时进行选择。

第 15 引脚：E/D(Encode/Decode)编码/译码方式控制输入端。

当该端用于选择编码工作方式时，应接高电平，使芯片内的模拟运算放大器与移位寄存器相

连；当该端用于选择译码工作方式时，应接低电平，使该芯片内的数字运算放大器与移位寄存器

相连接。在下一个实训电路中，该端直接接地，将低电平送至该端，使该芯片选择译码工作方式。

第 16 引脚：VCC 正电源输入端

该端与 GND 端电压差为 4.75～16.5V 之内，在本实训电路中，该 VCC 端接+12V 电源。

编码入 Analog Input(一) 1 (-) 16 Vcc

反馈Analog Feedback 2 15

电压控制Sy llabic Fillter 3 (+) 14 Encode/Decode 编码/解码控制

Clock 编码时钟

电流控制Gain Contral 4 (-) 13 Digital Data Input 解码入

积分器参考Ref Input(+) 5 (+) 12 Digital Threshold 数字参考

积分器入Fillter Input(-) 6 Coincdence Output 一致脉冲出

积分器出Analog Output 7 11 Vcc/2 Output Vcc/2出

10 Digital Output 编码数据出

GND 8 9

图 42-3 外引线排列图

(2)芯片内部电路组成

MC34115(或 MC3418)集成电路内部电路由下列八部分组成：模拟输入运算放大器、数字输

入运算放大器、V-I 电压/电流转换运算放大器、积分运算放大器、斜率过载检测电路、斜率极

性控制电路、工作状态选择开关电路、Vcc/2 稳压电源。

(3)编码电路的工作过程

由图 42-3 可知，音频模拟输入信号由 J1 进入，经过发送通道电路输出到电解电容 E1，经

过耦合至 MC34115 的模拟信号输入端，第 1 脚。因为本实训是编码工作方式，因此，高电平送至

本级 U1 的第 15 脚，此时芯片内的模拟输入运算放大器与移位寄存器接通。从第 1 脚(ANI)输

入的音频模拟信号与第 2 脚(ANF)输入的本地解码信号相减并放大得到误差信号，然后根据该

信号极性编成数据信码从第 9 脚(DOT)输出。该信码在片内经过 3 级或 4 级移位寄存器及检测

逻辑电路，检测过去的 3 位或 4 位信码中是否为连续“1”或连续“0”出现。当移位寄存器各级

输出为全“1”码或全“0”码时，表明积分运算放大器增益过小，检测逻辑电路从第 11 脚(COIN

端)输出负极性一致脉冲，经过外接音节平滑滤波器后得到量阶控制电压输入到第 3 脚(SYL 端)，

由内部电路决定，GC 端电压与 SYL 端相同，这就相当于量阶控制电压加到 GC 端。该端外接调节

电位器 R6，调节 R6 为一固定电位，改变此电位器即可改变 GC 端输入电流，以此控制积分量阶

的大小，从而改变环路增量，展宽动态范围。

没有音频模拟信号输入时，话路是空闲状态，编码器应能输出稳定的“1、0”交替码，这需

要一最小积分电流来实现，电流可通过增大调节电位器来获得。由于极性开关的失配，积分运算

放大器与模拟输入运算放大器的电压失调，电流不能太小，否则无法得到稳定的“1”、“0”交替

码。芯片总环路失调电压约为 1.5mV(注：IGC=12.0uA，Vcc=12V，TA=25ºC)，所以量阶可选择

为 3mV。当本地积分时间常数为 1ms 时，最小积分电流取 10uA，就可得到稳定的“1”、“0”交替

码。如果输出不要求有稳定“1”、“0”交替码，量阶可减少到 0.1mV，而环路仍可正常工作。

MC34115 是采用 3 位数字检测控制的可变斜率方式，即通常所讲的三连“1”，三连“0”检

测算法，常用的芯片还有 MC3417(MOTO 公司)、SC3417(国产)，它们的温度范围为 0～70ºC，MC3517、

SC3517(-55～125ºC)，这些多用于军事保密通信；还有一种检测算法是四连“1”、四连“0”检

测算法，如 MC3418、SC3418(0～70ºC)、MC3518、SC3518(-55～125ºC)多用于军事或商用数

字电话通信设备中。

三、实训模块

DA701 电源模块、DA901 时钟与三级伪码发生电路、DA902 Δ M 增量调制编码。

四、实训步骤

(一)增量调制Δ M(CVSD)编码实训

1.从 J1 输入频率 2kHz、幅度 2VP-P 的音频信号，J4 输入 32kHz 时钟，测量 TP1～TP6 各点波

形，并画出波形。

2.从 J1 输入频率 800Hz、幅度 2VP-P 的音频信号，J4 输入 32kHz 时钟，测量 TP1～TP6 各点

波形，并画出波形。

3.输入音频信号幅度不变，改变信号频率(300Hz～3.4kHz)，逐点观察 TP1～TP6 各点波形。

(二)工作时钟可变状态下的增量调制Δ M(CVSD)编码比较实训

从 J1 输入频率 800Hz、幅度 2VP-P 的音频信号，并保持不变，改变工作时钟 64kHz、32kHz、

16kHz、8kHz，再逐点观察 TP1～TP6 各点波形。要注意时间相位关系。各点参考波形如图 42-5

所示。

测量点说明：

TP1：在 J1 输入端输入一个 300Hz～3.4kHz 的正弦波信号，若幅度过大，则被限幅电路限幅

成方波了，因此信号波形幅度尽量小一些，即改变外部信号源的幅度大小。

TP2：增量调制编码电路的本地译码信号输出波形。其输出波形与 TP1 相近似，但它的上升

斜率和下降斜率不同。它是由一次积分电路输出波形 TP5，再经过二次积分后输出波形到 TP2 中，

因此测量点 TP2 的波形也称为二次积分波形。

TP3：增量调制编码电路的数字信号输出波形，工作频率为 64kHz 或 32kHz 或 16kHz，由 J4

决定。

TP4：增量调制编码电路的工作时钟输入波形，工作频率为 64kHz 或 32kHz 或 16kHz，由 J4

决定。

P5：一次积分信号输出波形，经过二次积分网络后输出二次积分波形到 TP2 中，因此测量点

TP2 的波形也称为二次积分波形。

TP6：一致脉冲信号输出波形，随输入信号波形的变化而变化，也是三连 1，三连 0 的输出

波形。

图 42-4 Δ M 编码器正常编码时的波形

实训四十三 Δ M 增量调制译码

一、实训目的

1.加深理解连续可变斜率增量调制系统的电路组成与基本工作原理。

2.熟悉对增量调制编译码系统电路工作过程的检查和测试方法。

3.熟悉增量调制系统在不同工作频率、不同信号频率和不同信号幅度下跟踪 输入信号的情

况。

4.掌握测量系统的过载特性、编码动态范围以及最大量化信噪比等三大指标的测试方法。

二、实训原理

图 43-1 是增量调制译码器实训框图，图 43-2 是电路原理图。

图 43-1 增量调制译码器实训框图

1.实训电路基本工作过程

由发端送来的编码数据信号通过同轴电缆加至本实训板的 J1，把信号送到 U1 芯片的第 13 引

脚，即接收数据输入端。本系统因为是译码电路，故送低电平至 U1 的第 15 引脚，使模拟输入运

算放大器与移位寄存器断开，而数字输入运算放大器与移位寄存器接通，这样，接收数据信码经

过数字输入运算放大器整形后送至移位寄存器，后面的工作过程与编码时相同，只是解调信号不

再送回第 2 引脚(ANF 端)，而是直接送入后面的积分网络中，再通过接收信道低通滤波电路滤

去高频量化噪声，然后送出话音信号。

虽然增量调制系统的话音质量不如脉冲编码调制 PCM 数字系统的音质，但是由于增量调制电

路比较简单，能从较低的数码率进行编码，通常为 16～32kbit/s，在用于单路数字电话通信时，

不需要收发端同步，故增量调制系统仍然广泛应用于数字话音通信系统中，如应用在传输数码率

的军事，野外及保密数字电话方面，在军队系统中的数字卫星通信地面站设备中，其终端部分的

话音的编码就是应用的这种大规模集成电路 MC3417、MC3418 的连续可变斜率增量调制方式。

1R9 01k 12V- k4k747 18R17R 74k 85 4 8R 7 01 1k0 6 14N184 9R 9 LM747 5D kk011 1k U121RB2R1 R7 +V21 u.F0740 3k k10 k4R201C1 16R OD-VT R6 98 cV2ONA/c 170 81N144 ILFNIOC 611 4D DTNVrfe 125 CDIDG 413 CPLYS 341 DFNAE/ 5.1k23u23k0.F 521 -cINVcA 3C 5R1 31R 116 1438CM U1 k01 5+V 01R k1 k1 680 006.8uF 2R1R 0R k030 输码编出输音话时钟入入输 1C 0.4Fu7 747.uFF00u.4 5R JJ4J12 4C5C6C )DELD(R)YLE( E)GLD( D3 D1 2D2P4TPT1TP V+12 VV21-+2V5+1

图 43-2 DA903 Δ M 增量调制译码原理图

2.增量调制系统的基本特性

1)过载特性

指编码不产生过载所能承受的最大输入信号电压的特性。

在简单增量调制系统中，每收到一个“1”码，本地译码器就输出一个正斜变电压，若收到

一个“0”码，则本地译码器就输出一个负斜变电压，其斜率为：

Δ  E0  ΔfS ,TS  1 (7 1)

TS RC fS

式中，E0 为积分网络 RC 上的电压，fS 为工作频率，TS 为工作周期，∆为量化级，显然，对于

给定的电压 E0 和 RC 数值，该斜率是固定不变的，但输入信号 S(t)的斜率是变化的，只有当输

入信号的斜率小于Δ fS 时，本地译码器输出信号 S＇(t)才能跟踪输入信号 S(t)的变化；反之，

就跟踪不上，引起译码信号的失真。这种失真称为过载失真。这种现象就称为过载现象。为了避

免失真，编码器对输入信号的最大振幅就有限制。如图 43-4 所示。

编码器所允许的最大输入信号幅度的特性称为过载特性。过载特性曲线就是指编码器能正常

编码时信号的最大输入电压幅度(Am)随信号频率 fS 变化的规律而绘制的曲线。

1R9 01k 12V- k4k747 18R17R 74k 85 4 8R 7 01 1k0 6 14N184 9R 9 LM747 5D kk011 1k U121RB2R1 R7 +V21 u.F0740 3k k10 k4R201C1 16R OD-VT R6 98 cV2ONA/c 170 81N144 ILFNIOC 611 4D DTNVrfe 125 CDIDG 413 CPLYS 341 DFNAE/ 5.1k23u23k0.F 521 -cINVcA 3C 5R1 31R 116 1438CM U1 k01 5+V 01R k1 k1 680 006.8uF 2R1R 0R k030 输码编出输音话时钟入入输 1C 0.4Fu7 747.uFF00u.4 5R JJ4J12 4C5C6C )DELD(R)YLE( E)GLD( D3 D1 2D2P4TPT1TP V+12 VV21-+2V5+1

图 43-2 DA903 Δ M 增量调制译码原理图

2.增量调制系统的基本特性

1)过载特性

指编码不产生过载所能承受的最大输入信号电压的特性。

在简单增量调制系统中，每收到一个“1”码，本地译码器就输出一个正斜变电压，若收到

一个“0”码，则本地译码器就输出一个负斜变电压，其斜率为：

Δ  E0  ΔfS ,TS  1 (7 1)

TS RC fS

式中，E0 为积分网络 RC 上的电压，fS 为工作频率，TS 为工作周期，∆为量化级，显然，对于

给定的电压 E0 和 RC 数值，该斜率是固定不变的，但输入信号 S(t)的斜率是变化的，只有当输

入信号的斜率小于Δ fS 时，本地译码器输出信号 S＇(t)才能跟踪输入信号 S(t)的变化；反之，

就跟踪不上，引起译码信号的失真。这种失真称为过载失真。这种现象就称为过载现象。为了避

免失真，编码器对输入信号的最大振幅就有限制。如图 43-4 所示。

编码器所允许的最大输入信号幅度的特性称为过载特性。过载特性曲线就是指编码器能正常

编码时信号的最大输入电压幅度(Am)随信号频率 fS 变化的规律而绘制的曲线。

1.单音频信号实训

(1)将频率为 800Hz、幅度为 2VP-P 左右的音频信号输入到“DA902 Δ M 增量调制编码”的

J1 中，使前端的编码器正常工作。将“DA902 Δ M 增量调制编码”的编码输出 J3 连接到“DA903

Δ M 增量调制译码”的编码输入 J1，将一个与“DA902 Δ M 增量调制编码”时钟输入端相同的时

钟信号输入到“DA903 Δ M 增量调制译码”的时钟输入 J4 中，用示波器测量该增量调制系统译

码器电路中 TP1、TP2、TP4 各测量点波形。其参考波形如下所示：

图 43-5 TP1 点参考波形

图 43-6 TP2 点参考波形

图 43-7 TP4 点参考波形

(2)保持输入信号的频率不变，改变输入信号的幅度，再测量 TP1、TP2、TP4 各点波形，并

能识别正常编码，起始编码与过载编码时的波形。

2.话音通信实训

a.单音频信号进行实训系统通信实训，取音频信号频率为 1kHz，从 DA902 的 J1 进入。

b.单音频信号的高、低音进行实训系统通信实训，即在音频信号的高低两端，取频率点分别

为 300Hz、3400Hz，分别进行实训，从 DA902 的 J1 进入。

c.将带有录音信号的“DA304 ISD1730 语音录放”的 SP 连接到“DA902 Δ M 增量调制编码”

的语音输入 TP1，将“DA903 Δ M 增量调制译码”的语音输出 J2 连接到“DA304 音频驱动”的

SPIN，即可播放出“DA304 ISD1730 语音录放”里的录音。如图 43-5 所示。

图 43-5 本实训系统通信实训

测量点说明：

TP1：增量调制译码电路的数字信号输入波形，工作频率为 64kHz 或 32kHz 或 16kHz。

TP2：增量调制译码电路的本地译码电路模拟信号输出波形，幅度可由 R10 调节。

TP4：增量调制译码电路的工作时钟输入波形，工作效率为 64kHz 或 32kHz 或 16kHz。

实训四十四 FSK 移频键控调制

一、实训目的

1.学习 FSK 移频键控调制的工作原理及电路组成。

2.掌握利用模拟开关实现 FSK 调制的原理和实现方法。

二、实训原理

数字频率调制是数字通信使用较早的一种通信方式。由于这种调制解调方式容易实现，抗噪

声和抗衰减性能较强，因此在中低速数据通信系统中得到了广泛的应用。

数字调频又可称作移频键控 FSK，它是利用载频频率变化来传递数字信息。数字调频信号可

以分相位离散和相位连续两种情形。若两个振荡器频率分别由不同的独立振荡器提供，它们之间

相位互不相关，这就叫相位离散的数字调频信号；若两个振荡频率由同一振荡信号源提供，只是

对其中一个载波进行分频，这样产生的两个载频就是相位连续的数字调频信号。

本实训电路中，由 CLK 模板提供的载频频率经过本实训电路分频而得到的两个不同频率的载

频信号，则为相位连续的数字调频信号。

(一)FSK 调制电路工作原理

FSK 调制电原理框图，如图 44-1，图 44-2 是它的电路原理图。

图 44-1 FSK 调制电路原理框图

由图 44-1 可知，输入的基带信号由转换开关 J6 转接后分成两路，一路控制 f1=32kHz 的载频，

另一路经倒相去控制 f2=16kHz 的载频。当基带信号为“1”时，模拟开关 1 打开，模拟开关 2 关

闭，此时输出 f1=32kHz，当基带信号为“0”时，模拟开关 1 关闭，模拟开关 2 开通。此时输出

f2=16kHz，于是可在输出端得到已调的 FSK 信号。

电路中的两路载频(f1、f2)由 CLK 模板产生，经过 J1，J2 送入。两路载频分别经射随、选

频滤波、射随、再送至模拟开关 U1：A 与 U1：B(4066)。

图 44-2 FSK 调制电路原理图 F.0u510 206 062k22 3kk22 C4 RRR111R12715 1R6 7u74FuF4 R13 2L 1k6() 608 1101 载二波 01k47uF 6E3E 2 0R .2mH8 9310 1 9013 2J 1Fu 0466 G4BG3B C3 E3 1UB (ELR)D 2TP 2 1 k16 k33 2D PT5 41R 10R 入输信码 S4L704 P4T J6 3 2UF V5+ 1 2+1V P0015 026 2602k22k2 5C 输波制调出 R4 5R RR98 u47uF74F R6 L1 k)(23 k1 7J 12 载波一 01k 1R u4F7 2E5E 3 6.mH8 33109019 1 1uFFu1 1J 0466 GB2 BG1 C1C2 1E AU1 L)D(YE 1PT D1 6k1 33k R7 R3 TPT37PT6P V1+2 21+V

FSK 调制原理波形见图 44-3 所示。

图 44-3 FSK 调制原理波形图

三、实训模块

DA701 电源模块、DA901 时钟与三级伪码发生电路、DA904 FSK 移频键控调制。

四、实训步骤

1.将“DA901 时钟与三级伪码发生电路”的 32kHz、16kHz 方波输出分别连接到“DA904 FSK

移频键控调制”的 J1、J2；将“DA901 时钟与三级伪码发生电路”的 PN 伪码输出连接到“DA904

FSK 移频键控调制”上的 J6，伪码时钟选择 2k。

2.测试 FSK 调制电路 TP1～TP7 各测量点波形，并作详细分析。

测量点说明：

TP1：32kHz 方波信号

TP2：16kHz 方波信号

TP3：作为 fc1=32kHz 载频信号，幅度不等时，可调节电位器 R6。

TP4：作为 fc2=16kHz 载频信号，幅度不等时，可调节电位器 R13。

TP6：F=2kHz 的数字基带信码信号输入，输入码元速率为 2kHz 的 1110010 码。

TP5：波形与 TP6 反相。

TP7：FSK 调制信号输出。

实训四十五 FSK 移频键控解调

一、实训目的

1.学习 FSK 移频键控解调的工作原理及电路组成。

2.掌握利用锁相环实现 FSK 解调的原理和实现方法。

二、实训原理

FSK 集成电路模拟锁相环解调器由于性能优越、价格低廉，体积小。所以得到了越来广泛的

应用。FSK 集成电路模拟锁相环解调器的工作原理简单是十分简单的，只要在设计锁相环时，使

它锁定在 FSK 的一个载频 f1 上，对应输出高电平，而对另一载频 f2 失锁，对应输出低电平，那

末在锁相环路滤波器输出端就可以得到解调的基带信号序列。

解调器框图如图 45-1 所示。解调器电路原理图如图 45-2 所示。

1234

DD

图 45-1 FSK 解调电路原理框图

T P1 T P2 T P3

C 5.1k C

J1 R8 U 2A

74LS32

调制波输入 E1 U1 4046 U 3A R11 U 3B U 3C U 3D

47uF 1 74LS04 5.1k 74LS04 74LS04 74LS04

B R2 14 AIN PCP 1

10k 3 BIN PC1 2 2 31 2 34 56 9 8 J3

PC2 13

9 VCIN 解调输出

5 INH 4

6 CA VCOUT 10 C4 R12

7 CB 15 0.015uF 10k

R3 C2 11 R1 SF

6.8k 12 R2 ZEN

1 00 0 p F

R4 R6 B

3k 10k

R5 R7 R9 R10

10k 10k 10k 10k

C3

0.015uF

A 图 45-2 FSK 解调电路电原理图 Title A

FSK 锁相环解调器中的集成锁相环选用了 MC4046，其集成电路Si内ze 有Nu两mber 个数字式鉴相器(PDRevision

A4

Date: 7-Nov-2012 Sheet of

File: E:\1.10.03.11\2.工作\49.2012劳动部无线电赛项\DTHraEwTnDBAy-:3型开发资料\10.THETDA-3型发裁判资料\THETDA-3型

Ⅰ、PDⅡ)、一个压控振荡器(VCO)、输入放大电路等，环路低通滤波器接在集成电路的外部。1 2 3 4

压控振荡器的中心频率设计在 32kHz。图 45-2 中 R4～R7、C2 主要用来确定压控振荡器的振荡

频率。R8、C3 构成外接低通滤波器，其参数选择要满足环路性能指标的要求。从要求环路能快速

捕捉、迅速锁定来看，低通滤波器的通频带要宽一些；从提高环路的跟踪特性来看，低通滤波器

的通带又要窄些。因此电路设计应在满足捕捉时间前提下，尽量减小环路低通滤波器的带宽。

由图 45-2 可知，当锁相环锁定时，环路对输入 FSK 信号中的 32kHz 载波处于跟踪状态，32kHz

载波(正弦波)经输入整形电路后变成矩形载波。此时鉴相器 PDⅡ输出端(引脚 13)为低电平，

锁定指示输出(引脚 1)为高电平，鉴相器 PDⅠ输出(引脚 2)为低电平，PDⅠ输出和锁定指示

输出经或非门 U2A(74LS32)和 U3A(74LS04)后输出为低电平，再经积分电路和非门 U3B(74LS04)

输出为高电平。再经过 U3C(74LS04)、U3D(74LS04)整形电路反相后后从输出信号插座 J3 输出。

环路锁定时的各点工作波形如图 45-3 所示。

图 45-3 FSK 解调原理波形图

当输入信号为 16kHz 时，环路失锁。此时环路对 16kHz 载频的跟踪破坏，鉴相器输入端的两

个比较信号存在频差，经鉴相器 PDI 后输出一串无规则矩形脉冲，而锁定指示(第 1 引脚)输出

为低电平，PDI 输出和锁定指示输出经或非门 U2A 与 U3A 后，输出仍为无规则矩形脉冲，这些矩

形脉冲积分器和非门 U3B 后输出为低电平。

可见，环路对 32kHz 载频锁定时输出高电平，对 16kHz 载频失锁时就输出低电平。只要适当

选择环路参数，使它对 32kHz 锁定，对 16kHz 失锁，则在解调器输出端的就得到解调输出的基带

信号序列。

三、实训模块

DA701 电源模块、DA901 时钟与三级伪码发生电路、DA904 FSK 移频键控调制、DA905 FSK

移频键控解调。

四、实训步骤

1.在 FSK 调制实训完成的基础上，将“DA904 FSK 移频键控调制”的 J7 与“DA905 FSK 移频

键控解调”的 J1 连接在一起。

2.示波器双踪观察“DA901 时钟与三级伪码发生电路”的 32kHz 时钟方波和“DA905 FSK 移

频键控解调”的 TP2，调节 R5，R7 使其同步。

3.示波器双踪观察“DA901 时钟与三级伪码发生电路”的 2kPN 码和“DA905 FSK 移频键控

解调”的 TP3，可以观察到 FSK 解调信号输出。

4.测试 FSK 解调电路 TP1～TP3 各测量点波形，并作详细分析。

测量点说明：

TP1：FSK 解调信号输入。

TP2：FSK 解调电路工作时钟，正常工作时应为 32kHz 左右，频偏不大于 2kHz，若有偏差，

可调节电位器 R5 或 R7 和 C2 的电容值。

TP3：FSK 解调信号输出，即数字基带信码信号输出。

实训四十六 LED 数字钟的装配、焊接与调试实训

一、实训目的

1.了解 LED 数字电子钟的结构及各个功能模块的工作原理。

2.进一步熟悉组合逻辑电路和时序电路。

二、实训工具及清单

数字式万用表、常用焊接工具、元件包。

元器件清单

序号 名 称 型号与规格 数量 备 注

1 线路板 THDAF141.PCB 1块

2 RJ-0.25W-100Ω ±1% 44 个 R1～R44

3 RJ-0.25W-1k±1% 1个 R53

4 电阻 RJ-0.25W-10k±1% 4 个 R45、R46、R49、R50

5 RJ-0.25W-1M±1% 4 个 R47、R48、R51、R52

6 RJ-0.25W-10M±1% 1个 R54

7 独石电容 33pF 2 个 C1、C2

8 发光二极管 φ 5 红色 4 个 D1-D4

9 二极管 1N4148 6 个 D5-D10

10 三极管 9012 1 个 VT1

11 数码管 5011AS 6 个 共阴红

12 CD4511 6 个 U1-U6

13 CD4518 3 个 U7-U9

集成芯片 CD4060 1 个 U10

14

15 CD4040 1 个 U11

16 集成插座 16P 11 个

17 微动按钮 6×6×5 4 个 S1-S4

18 晶振 32.768kHz 1个

19 防转柱(慈溪) 10mm 2 个 红、黑各 1 个

20 不锈钢螺丝 M3×8 4个

21 平垫 φ3 4个

22 弹垫 φ3 4个

23 支架 23mm 4个

三、工作原理

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准

确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数

字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。

从有利于学习的角度考虑，这里主要介绍中小规模集成电路和 PLD 器件设计数字钟的方法。

1.数字钟的构成

数字钟实际上是一个对标准频率(1Hz)进行计数的计数电路。由于计数的起始时间不可能

与标准时间(如北京时间)一致，故需要在电路上加一个校时电路，同时标准的 1Hz 时间信号必

须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图 46-1 所示为数字钟的一般构成

框图。

(1)晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的 32768Hz 的方波信号，可保证数字钟的走

时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

(2)分频器电路

分频器电路将 32768Hz 的高频方波信号经 32768( 215 )次分频后得到 1Hz 的方波信号供秒

计数器进行计数。分频器实际上也就是计数器。

(3)时间计数器电路

时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电

路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为 60 进制计数器，而根据设计要

求，时个位和时十位计数器为 24 进制计数器。

(4)译码驱动电路

译码驱动电路将计数器输出的 8421BCD 码转换为数码管需要的逻辑状态，并且为保证数码管

正常工作提供足够的工作电流。

(5)数码管显示单元

数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管，本设计提供的为 LED 数码管。

图 46-1 LED 数字电子钟的组成框图

2.数字钟的工作原理

(1)晶体振荡器电路

晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。

一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用 TTL 门电路构成；另一类是

通过 CMOS 非门构成的电路，如图图 46-1 所示，从图上可以看出其结构非常简单。该电路广泛使

用于各种需要频率稳定及准确的数字电路，如数字钟、电子计算机、数字通信电路等。

图 46-2 CMOS 晶体振荡器

图 46-2 所示电路中，CMOS 非门 U1 与晶体、电容和电阻构成晶体振荡器电路，U2 实现整形

功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻 Rf 为非门提供

偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容 C1、C2 与

晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个 180 度相移，从而和非

门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而

保证了输出频率的稳定和准确。

(2)分频器电路

通常，数字钟的晶体振荡器输出频率较高，为了得到 1Hz 的秒信号输入，需要对振荡器的输

出信号进行分频。

通常实现分频器的电路是计数器电路，一般采用多级 2 进制计数器来实现。例如，将 32768

Hz 的振荡信号分频为 1Hz 的分频倍数为 32768( 215 )，即实现该分频功能的计数器相当于 15 级

2 进制计数器。常用的 2 进制计数器有 74HC393 等。

实际上，从尽量减少元器件数量的角度来考虑，这里可选多极２进制计数电路 CD4060 和

CD4040 来构成分频电路。CD4060 和 CD4040 在数字集成电路中可实现的分频次数最高，而且

CD4060 还包含振荡电路所需的非门，使用更为方便。

CD4060 计数为 14 级２进制计数器，可以将 32768Hz 的信号分频为２Hz，其内部框图如图 46-3

所示，从图中可以看出，CD4060 的时钟输入端两个串接的非门，因此可以直接实现振荡和分频

的功能。

图 46-3 CD4046 内部框图 图 46-4 CD4040 内部框图

CD4040 计数器的计数模数为 4096( 212 )，其逻辑框图如图 46-4 所示。

如将 32768Hz 信号分频为 1Hz，则需外加一个 8 分频计数器，故一般较少使用 CD4040 来实

现分频。

综上所述，可选择 CD4060 同时构成振荡电路和分频电路。按照图 46-3，在 CP0 和 CP0 之间

接入振荡器外接元件可实现振荡，并利用时计数电路中多一个 2 分频器(后述)可实现 15 级 2

分频，即可得 1Hz 信号。

(3)时间计数单元

时间计数单元有时计数、分计数和秒计数等几个部分。

时计数单元一般为 12 进制计数器或 24 进制计数器，其输出为两位 8421BCD 码形式；分计数

和秒计数单元为 60 进制计数器，其输出也为 8421BCD 码。

(4)译码驱动及显示单元

计数器实现了对时间的累计以 8421BCD 码形式输出，为了将计数器输出的 8421BCD 码显示出

来，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电

流，一般这种译码器通常称为 7 段译码显示驱动器。

常用的 7 段译码显示驱动器有 CD4511。

(5)校时电源电路

当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先

截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数

单元的输入端，校正好后，再转入正常计时状态即可。

四、实训步骤

1.装前检查：根据图纸核对所用元器件规格、型号及数量；对印刷板按图作线路检查和外观

检查。

2.元器件测试：用万用表或专用的测量仪器对所用到的元器件进行测量，将不合格的元器件

筛选出来。

3.按元件装配图进行装配焊接：线路板上元件排列整齐、成形美观、线路板清洁；焊点光滑

无虚焊和漏焊；焊接过程中，不损坏元件。注意集成块和二极管的方向。

4.装配和焊接好后，大致的检查和测量所焊接的板子有无短路或漏焊现象。一切正常后，接

入+5V 电源，观察电子钟的功能是否正常，芯片是否有发烫现象。其中 D1-D4 的四个发光二极管

的闪烁频率为 1S.

5.其中 S1 为校秒按钮，S2 为校分按钮，S3 为校时按钮，S4 为暂停按钮。需要校准时间时，

只需按下相应的按钮即可。

6.数字电子钟功能正常后，可以用万用表和双踪示波器来观察信号。

实训四十七 多路抢答器的装配、焊接与调试实训

一、实训目的

1.掌握由 CD4511、CD4068、74LS02 组成的九路数显抢答器和工作原理。

2.进一步锻炼元器件的装配工艺和 PCB 板的焊接水平。

二、实训工具及清单

数字式万用表、常用焊接工具、元件包。

元器件清单

序号 名 称 型号与规格 数量 备 注

1 线路板 THDAF061.PCB 1块

2 RJ-0.25W-68Ω ±1% 1个 R9

3 RJ-0.25W-100Ω ±1% 7个 R10～R16

4 RJ-0.25W-330Ω ±1% 1个 R8

电阻 RJ-0.25W-2k±1% 1个 R5

5

6 RJ-0.25W-3k±1% 4 个 R1、R2、R3、R4

7 RJ-0.25W-10k±1% 2个 R6、R7

8 CBB 电容 0.01uF 2 个 C1、C2

9 二极管 1N4148 15 个 D1-D15

10 发光二极管 φ 5 1 个 红色

11 蜂鸣器(有源) 1 个 5V

12 三极管 9013 2 个 VT1、VT2

13 数码管 5011AS 1 个 共阴红

14 音乐片 1个

15 微动按钮 12×12×4.3 10 个 S1-S10

16 CD4511 1个

17 集成芯片 CD4068 1个

18 74LS02 1个

19 14P 2 个

芯片插座 16P 1 个

20

21 防转柱(慈溪) 10mm 2 个 红、黑各 1 个

22 不锈钢螺丝 M3×8 4个

23 平垫 φ3 4个

24 弹垫 φ3 4个

25 支架 23 mm 4个

26 软线 红色 20cm 12 芯

三、工作原理

实训四十七 多路抢答器的装配、焊接与调试实训

一、实训目的

1.掌握由 CD4511、CD4068、74LS02 组成的九路数显抢答器和工作原理。

2.进一步锻炼元器件的装配工艺和 PCB 板的焊接水平。

二、实训工具及清单

数字式万用表、常用焊接工具、元件包。

元器件清单

序号 名 称 型号与规格 数量 备 注

1 线路板 THDAF061.PCB 1块

2 RJ-0.25W-68Ω ±1% 1个 R9

3 RJ-0.25W-100Ω ±1% 7个 R10～R16

4 RJ-0.25W-330Ω ±1% 1个 R8

电阻 RJ-0.25W-2k±1% 1个 R5

5

6 RJ-0.25W-3k±1% 4 个 R1、R2、R3、R4

7 RJ-0.25W-10k±1% 2个 R6、R7

8 CBB 电容 0.01uF 2 个 C1、C2

9 二极管 1N4148 15 个 D1-D15

10 发光二极管 φ 5 1 个 红色

11 蜂鸣器(有源) 1 个 5V

12 三极管 9013 2 个 VT1、VT2

13 数码管 5011AS 1 个 共阴红

14 音乐片 1个

15 微动按钮 12×12×4.3 10 个 S1-S10

16 CD4511 1个

17 集成芯片 CD4068 1个

18 74LS02 1个

19 14P 2 个

芯片插座 16P 1 个

20

21 防转柱(慈溪) 10mm 2 个 红、黑各 1 个

22 不锈钢螺丝 M3×8 4个

23 平垫 φ3 4个

24 弹垫 φ3 4个

25 支架 23 mm 4个

26 软线 红色 20cm 12 芯

三、工作原理

高频部分综合实训

实训一 高频小信号调谐放大器实训

一、实训目的

1.掌握小信号调谐放大器的基本工作原理。

2.掌握谐振放大器电压增益、通频带、选择性的定义、测试及计算。

3.了解高频小信号放大器动态范围的测试方法。

二、基本原理

F0u1. 047 u10.F 407 1 C6 5R 9C1 6R1 k51 7.k4 R4 5RDN1G Fu10. Fu.01 GD3D130J J1GD3D30 输入 Q1 2Q T6P C5 4J 1k0 1C1 1 J5 5k1 22R 1 R32 TP3 1TH H6T p10F T160 5C1 011T T101 00k1 pF93 3W k100 0pF72 C1 072pF 4W 241CC1 01uF. .10Fu 输出 T1 C2 C32 J6 u0.1F 1J 2T 33T1C 1 1 V21+ 输出 2TH 21V+ T7H

图 1-1(a) 单调谐小信号放大 图 1-1(b) 双调谐小信号放大

(一)单调谐放大器

小信号谐振放大器是通信机接收端的前端电路，主要用于高频小信号或微弱信号的线性放

大。其实训单元电路如图 1-1(ａ)所示。该电路由晶体管 Q1 、选频回路 T1 两部分组成。它不

仅对高频小信号进行放大，而且还有一定的选频作用。本实训中输入信号的频率 f s  12MHz 。

基极偏置电阻 W3 、 R22 、 R4 和射极电阻 R5 决定晶体管的静态工作点。可变电阻 W3 改变基极偏

置电阻将改变晶体管的静态工作点，从而可以改变放大器的增益。

表征高频小信号调谐放大器的主要性能指标有谐振频率 f 0 ，谐振电压放大倍数 Av0 ，放大

器的通频带 BW 及选择性(通常用矩形系数 K r0.1 来表示)等。

放大器各项性能指标及测量方法如下：

1.谐振频率

放大器的调谐回路谐振时所对应的频率 f0 称为放大器的谐振频率，对于图 1-1(ａ)所示电

路(也是以下各项指标所对应电路)， f0 的表达式为： f0  1

2 LC

式中，L 为调谐回路电感线圈的电感量；

CΣ 为调谐回路的总电容，CΣ 的表达式为： C  C  P12Coe  P22Cie

式中，Coe 为晶体管的输出电容；Cie 为晶体管的输入电容； P1 为初级线圈抽头系数； P2 为

次级线圈抽头系数。

谐振频率 f 0 的测量方法是：

用频率特性测试仪作为测量仪器，测出电路的幅频特性曲线，调变压器 T 的磁芯，使电压谐

振曲线的峰值出现在规定的谐振频率点 f 0 。

2.电压放大倍数

放大器的谐振回路谐振时，所对应的电压放大倍数 Av0 称为调谐放大器的电压放大倍数。Av0

的表达式为: Avo   v0   p1 p2 y fe   p1 p2 y fe

vi g p12 goe  p22 gie  G

式中， g 为谐振回路谐振时的总电导。要注意的是 y fe 本身也是一个复数，所以谐振时输

出电压V0 与输入电压 Vi 相位差不是180 而是180  fe 。

Av0 的测量方法是：在谐振回路处于谐振状态时，用高频电压表测量图 1-1(ａ)中输出信

号V0 及输入信号 Vi 的大小，则电压放大倍数 Av0 由下式计算：

Avo  V0 /Vi 或 Avo  20 lg(V0 /Vi )dB

3.通频带

由于谐振回路的选频作用，当工作频率偏离谐振频率时，放大器的电压放大倍数下降，习惯

上称电压放大倍数 Av 下降到谐振电压放大倍数 Av0 的 0.707 倍时所对应的频率偏移称为放大器

的通频带 BW，其表达式为: BW＝ 2f0.7  f0 / QL 。

式中， QL 为谐振回路的有载品质因数。 Avo  BW  y fe

2C

分析表明，放大器的谐振电压放大倍数 Av0 与通频带 BW 的关系为:

上式说明，当晶体管选定即 y fe 确定，且回路总电容 C 为定值时，谐振电压放大倍数 Av0 与

通频带 BW 的乘积为一常数。这与低频放大器中的增益带宽积为一常数的概念是相同的。

图 1-2 谐振曲线

通频带 BW 的测量方法：是通过测量放大器的谐振曲线来求通频带。测量方法可以是扫频法，

也可以是逐点法。逐点法的测量步骤是：先调谐放大器的谐振回路使其谐振，记下此时的谐振频

率 f 0 及电压放大倍数 Av0 然后改变高频信号发生器的频率(保持其输出电压 VS 不变)，并测出对

应的电压放大倍数 Av0 。由于回路失谐后电压放大倍数下降，所以放大器的谐振曲线如图 1-2 所

示。

可得： BW  f H  f L  2f0.7

通频带越宽放大器的电压放大倍数越小。要想得到一定宽度的通频宽。同时又能提高放大器

的电压增益，除了选用 y fe 较大的晶体管外，还应尽量减小调谐回路的总电容量 C 。如果放大

器只用来放大来自接收天线的某一固定频率的微弱信号，则可减小通频带，尽量提高放大器的增

益。

4.选择性──矩形系数

调谐放大器的选择性可用谐振曲线的矩形系数 KV 0.1 时来表示，如图 1-2 所示的谐振曲线，

矩 形 系 数 KV 0.1 为 电 压 放 大 倍 数 下 降 到 0.1 Av0 时 对 应 的 频 率 偏 移 与 电 压 放 大 倍 数 下降 到

0.707 Av0 时对应的频率偏移之比，即：

KV 0.1 ＝ 2f0.1 / 2f0.7  2f0.1 / BW

上式表明，矩形系数 KV 0.1 越小，谐振曲线的形状越接近矩形，选择性越好，反之亦然。一

般单级调谐放大器的选择性较差(矩形系数 KV 0.1 远大于 1)，为提高放大器的选择性，通常采用

多级单调谐回路的谐振放大器。可以通过测量调谐放大器的谐振曲线来求矩形系数 KV 0.1 。

(二)双调谐放大器

双调谐放大器具有频带较宽、选择性较好的优点。双调谐回路谐振放大器是将单调谐回路放

大器的单调谐回路。其原理基本相同。

1.电压增益为: Avo   v0   p1 p2 y fe

vi 2g

2.通频带为： BW  2f0.7  2 fo / QL

3.选择性─—矩形系数为： KV 0.1  2f0.1 / 2f0.7  4 100 1

三、实训模块

DA701 电源模块、DA801 信号放大模块。

四、实训步骤

(一)单调谐小信号放大器单元电路实训

1.将高频函数信号发生器输出频率 12MHz、峰－峰值约为 50mV 高频信号，输入到“DA801 单

调小信号放大”的 J4 口。

2.调谐放大器的谐振回路使其谐振在输入信号的频率点上：

将示波器探头连接在调谐放大器的输出端即 TH2 上，调节示波器直到能观察到输出信号的波

形，再调节中周 T1 使示波器上的信号幅度最大，此时放大器即被调谐到输入信号的频率点上。