摘要：在数字信号的传输过程中，有时需要从一组输入数据中选出某一个来，比如输入有 “A、B、C、D” 四个数据，那么我们想要哪个字母输出，就可以设置哪个字母输出，这里的设置，即所谓的 “选择开关” ；又或者，你可以理解为多个通道输入到单个通道的输出；于是，数据选择器（Data Selector）或多路开关（Multiplexer）的逻辑电路便应运而生。

选择器　　

上代码！下面是 2 选 1 数据选择器的 Verilog 代码实现：

module Multiplexer(
    input wire a, // 输入数据信号
    input wire b, // 输入数据信号
    input wire sel, // 输入控制信号
    output result // 输出数据信号_已选择
    ); assign result = sel ? a : b;endmodule

　　这是 2 选 1 数据选择器的设计代码，非常简单明了，主要是输入数据 a 和 b，然后通过 sel 信号来选择输出是 a 还是 b。倘若 sel 拉高，即为 “1” 的时候，那么就输出 “a”，反之，倘若 sel 拉低，即为 “0” 的时候，那么就输出 “b”。　　

　　这是一个数据选择器设计，该设计是一个直接用组合逻辑语句或者也可以说是连续赋值语句 assign 的方式描述的电路，其 RTL 电路图如下所示：

基于 Verilog 的经典数字电路设计（3）选择器相关推荐

基于 Verilog 的经典数字电路设计（1）加法器
摘要:加法器是非常重要的,它不仅是其它复杂算术运算的基础,也是 CPU 中 ALU 的核心部件(全加器).两个二进制数之间的算术逻辑运算例如加减乘除,在数字计算机中都是化为若干步加法操作进行的,因此, ...
基于Verilog HDL的数字秒表、波形发送器等设计
基于Verilog HDL的数字秒表设计一.EDA 二.基于Verilog HDL的数字秒表设计 1. 用Verilog HDL设计一个数字跑表,所需引脚和功能如下所示: 2.代码示例 3. 结果: ...
基于Verilog HDL的数字时钟
目录一.实验目的二.实验概述三.实验过程一.实验目的 1.学习相关的设计方法及原理 2.学习设计方法二.实验概述基于Verilog HDL设计一个时钟三.实验过程新建一个工程选择芯片 ...
基于 FPGA 的高级数字电路设计（7）单口 RAM、同步 FIFO、异步 FIFO 设计
一.单口 RAM 设计 module BRAM_PORTA( input clka, input ena, input wea, input [3:0] addra, input [15:0] din ...
基于 FPGA 的高级数字电路设计（5）基于 PE 的脉动阵列设计
脉动阵列定义:多个相同的处理单元(简称 PE),按一定互联规则组成的网络,称为脉动阵列.脉动阵列可以是一维线形.二维矩形.二维二叉树型.三维长方体形等等. 脉动阵列特点 ...
基于Verilog使用Quartus设计数字秒表和数字时钟
目录一.数字秒表 1.1 新建工程 1.2 添加 Verilog 文件 1.3 添加 VWF 文件 1.4 波形仿真二.多功能数字钟三.总结本文内容:使用 Quartus 基于 Verilog ...

基于 Verilog 的经典数字电路设计（3）选择器

选择器

基于 Verilog 的经典数字电路设计（3）选择器相关推荐

最新文章

热门文章