iserdese2接口详解_Xilinx Notes.docx
Xilinx Notes
7 Series FPGAs Overview参考ds180_7Series_Overview.pdf。General Description7系列包括Artix 7、Kintex 7和Virtex 7。其中Artix 7面向较低端应用,功耗低,价格低,封装小;Kintex 7面向中端应用,性价比更高,性能约比Artix 7提高2倍;Virtex 7面向高端应用。采用28nm工艺。Summary of 7 Series FPGA FeaturesReal 6-input look-up table(LUT) technology configurable as distributed memory.SelectIO technology with support for DDR3 interfaces up to 1866Mb/s.600Mb/s to 6.6Gb/s up to 28.05Gb/s.包括一个用户可配置的ADC(双12位,1MSPS的ADC),芯片内部集成热和电源传感器。DSP slices with 25×18 multiplier, 48-bit accumulator, and pre-adder.Powerful clock management tiles(CMT), combining phase-locked loop(PLL) and mixed-mode clock manager(MMCM) blocks for high precision and low jitter.支持PCIe的endpoint和root port,支持gen3。1.0V核电压,当需要达到更低的功耗时,可配置0.9V核电压。CLBs, Slices, and LUTs7系列的FPGA可将任意一个查找表配置为6输入查找表(64bit ROM),或配置为2个5输入查找表(32bit ROM)。这两个5输入查找表共享地址和逻辑输入,每个查找表的输出有一个可选寄存器。4个6输入LUT,8个寄存器以及相应的乘法器、算数进位逻辑组成一个slice,2个slice组成一个CLB。Clock Management7系列FPGA最多有24个CMT(clock management tiles),每个CMT包含一个MMCM(mixed-mode clock manager)和一个PLL。具体可参考ug472_7Series_Clocking.pdf。Mixed-Mode Clock Manager and PLLMMCM和PLL共享很多相同的特性。D、M和O是3个重要参数。D为前分频,M为倍频,O为奇偶分频(?)。这些参数也可以通过DRP(Dynamic Reconfiguration Port)配置。PLL输出时钟数为6,MMCM为7。MMCM Additional Programmable FeaturesMMCM可实现小数倍频和分频。Clock Distribution通过6中不同类型的时钟线(BUFG, BUFR, BUFIO, BUFH, BUFMR, and the high-performance clock)满足3中不同应用目的:高扇出、低传输延时和极低的偏斜。时钟可分为3类,全局时钟、局部时钟和I/O时钟。I/O时钟are especially fast,且只能用于I/O逻辑和SERDES。7系列芯片中,MMCM输出可与I/O直连,提供低抖动、高性能接口。Block RAMBlock RAM的关键特性如下。双端口36KbRAM,端口宽度可达72可编程FIFO逻辑内置error correction circuitry7系列FPGA有50到1880个block ram。只是使用FIFO controller时,FIFO的读写端口的宽度必须一致。Digital Signal Processing-DSP SliceDSP的主要特点如下。25×18的二进制补码乘法器,48位的累加器Pre-adder可选的pipelining、ALU,以及专用的级联总线Pre-adder可改善资源利用率非常高的设计,降低DSP slice数量达50%。DSP具有48bit的pattern detector,用于convergent或者symmetric rounding。也可用于实现96bit宽的逻辑功能。DSP slice提供pipelining和extension capabilities,可提高除了DSP之外的许多应用的速度和效率。如宽动态总线移位、存储器地址生成、宽总线多路选择器和memory-mapped I/O register files。Input/Output主要特性。支持1866Mb/s DDR3内置高频解耦电容,提高信号
iserdese2接口详解_Xilinx Notes.docx相关推荐
- Java6.0中Comparable接口与Comparator接口详解
Java6.0中Comparable接口与Comparator接口详解 说到现在,读者应该对Comparable接口有了大概的了解,但是为什么又要有一个Comparator接口呢?难道Java的开发者 ...
- 【java8新特性】——lambda表达式与函数式接口详解(一)
一.简介 java8于2014年发布,相比于java7,java8新增了非常多的特性,如lambda表达式.函数式接口.方法引用.默认方法.新工具(编译工具).Stream API.Date Time ...
- html5硬件接口,HTML5通用接口详解
1.先说几个基本类型: DOMString, boolean, long, unsigned long, double,BmBHTML5中文学习网 - HTML5先行者学习网 NaN(Not-a-Nu ...
- Spring使用IOC容器创建对象及ClassPathXmlApplicationContext与FileSystemXmlApplicationContext接口详解
IOC容器创建对象及接口详解 引言 类的建立 配置文件 IOC创建对象 运行结果 接口详解 (1)接口一`ClassPathXmlApplicationContext` (2)接口二:`FileSys ...
- 微信小程序和百度的语音识别接口详解
介绍 因为项目需要,使用到了微信小程序和百度的语音接口 现在将项目中的一个小模块拿出来单独分享. 技术关键字 微微信小程序 百度语音接口 nodejs,express fluent-ffmegp 环境 ...
- RandomAccess接口详解
RandomAccess接口详解 Interface RandomAccess All Known Implementing Classes: ArrayList, AttributeList, Co ...
- 【JavaWeb】Servlet系列——HttpServletRequest接口详解
文章目录 23 HttpServletRequest接口详解 23.1 关于HttpServletRequest接口 23.2 HttpServletRequest接口的实现类谁写的? HttpSer ...
- 接口详解(JAVA)
接口详解(JAVA) 文章目录 接口详解(JAVA) 接口 接口的定义和使用 练习 接口的细节:成员特点和接口的各种关系 接口中成员的特点 接口和类之间的关系 接口中新增方法,接口应用和适配器设计模式 ...
- GB28181平台对接接口详解
28181平台对接接口详解 信令接口: 1.1 平台注册 下级平台主动向上级平台注册: 注册鉴权信息(用户名和密码)由上级提供: 举例说明: 下级--->上级 REGISTER sip:6201 ...
最新文章
- python 学术_Python
- 特斯拉上海超级工厂开工 预计今夏完成初期建设
- 百度VS谷歌?搜索质量评判也要讲基本法
- boost::mp11::mp_assign相关用法的测试程序
- matlab怎么显示bfm模型的纹理模型,BFM模型介绍及可视化实现(C++)
- Mr.J--学习五子棋的艰苦之路
- Spring框架学习笔记11:基于Java配置方式SSM框架西蒙购物网
- GP学习(八)—How to access a raster dataset and to create a raster dataset
- typecho插件编写教程6 - 调用接口
- matlab几何形状面积计算,小学数学几何图形计算公式总结
- 2019腾讯算法广告大赛冠军方案复现遇到的问题 python
- 最小二乘法-线性拟合
- Spring中init-method和destroy-method的四种方式
- wxpy登录 KeyError: 'pass_ticket'
- IC测试原理-存储器测试
- Android关系型数据库应用——电话(短信)黑名单
- C# 反射实例化对象
- 无监控、不运维。运维系统架构设计附带思维导图
- 机器人的洪流:刷库、撞库那些事儿
- 产品+经理,就是最奇妙的化学组合