集成电路设计——闩锁效应
【总是单纯将闩锁效应看成是形成pnp二极管正偏带来大的漏电流烧坏衬底，还是想着写详细点，也希望自己记得详细点的】
定义当然还是这样：
闩锁效应是指 CMOS 器件所固有的寄生双极晶体管被触发导通， 在电源和地之间存在一个低阻通路，大电流，导致电路无法正常工作，甚至烧毁电路。
从源-阱-衬底，总是能够形成pnp（npn）的二极管的结构，并且由于（以n阱中的p掺杂-n阱-p衬底形成的pnp为例）本身的从n阱到p衬底已经形成反偏结构，因此只要n阱中的p掺杂的电压高于n阱的阱电位，就会形成cmos电路的闩锁效应。
上面这幅图也解释了为什么n阱电位明明是电源电压，但是这个pn结还是会正偏。
因为，在衬底中流过的电流足够大的时候，n阱中的寄生电阻R2上的压降会达到0.7v，也就是一个二极管的导通压降，n阱的电位分布不是均匀的，这一点也是版图设计时需要考虑的。
同理也就是npn管的导通。
当然这两个寄生二极管并不是相互独立的，很明显的可以看到
例如 Q1 开启，它会提供足够大的电流给 R2 ，使得 R2 上的压降也达到 0.7V ，这样 Q2也会开启，同时，又反馈电流提供给 Q1 ，形成恶性循环，最后导致大部分的电流从 VDD 直接通过寄生晶体管到 GND ，而不是通过 MOSFET 的沟道，这样栅压就不能控制电流 。
上图中的寄生晶体管连接关系可以用下图来表示，其结构实际上是一个双端 PNPN 结结构，如果再加上控制栅极 ，就组成门极触发的闸流管，该现象就称为闩锁效应（闩锁本是闸流管的专有名词）。 即双端 PNPN 结在正向偏置条件下，器件开始处于正向阻断状态，当电压达到转折电压 时，器件会经过负阻区由阻断状态进入导通状态．这 种状态的转换，可以由电压触发 ( =0) ，也可以由门极电流触发 ( ≠ O) 。门极触发大大降低了正向转折电压。
两个寄生晶体管工作时，形成正反馈电路，加深可控硅导通，造成的结果是一股大的电流将由电源流向接地端，导致一般正常电路工作中断，甚至会由于高电流散热的问题而烧毁芯片。
集成电路设计——闩锁效应相关推荐
- Google AI 碾压集成电路设计专家，ASIC智能设计时代来了！
今年的集成固态电路会议(ISSCC)的主题是"为AI时代提供动力的集成电路",而开幕全体会议的目的是描绘AI"折叠"半导体空间的程度. Google AI 负责 ...
- 集成电路设计软件Tanner 16.30安装教程（附安装包）
安装步骤: 安装前先关闭杀毒软件和360卫士,注意安装路径不能有中文,安装包路径也不要有中文. 试装系统:win10 64bit 1.解压安装包 2.以管理员身份运行setup.exe. 3.选择lo ...
- gan pytorch 实例_GaN教程（1）|美国宜普（EPC）公司推出“如何使用氮化镓器件”系列视频教程，讲授GaN功率晶体管和集成电路设计的方方面面...
美国宜普电源转换公司(EPC)推出"如何使用氮化镓晶体管"系列视频教程,包括14个部分(目前已上线7个视频),旨在为功率系统设计工程师提供技术基础和应用工具集,使其了解如何使用氮化 ...
- 集成电路设计专业视频集（一）
一.基础课程 1.大学英语 华中科技大学通信(高频)电子线路精品公开课(附课件和知识体系图) 华中科技大学通信(高频)电子线路精品公开课(附课件和知识体系图)_哔哩哔哩_bilibili 大学生英语四 ...
- 模拟cmos集成电路设计_单级放大器中的噪声--CMOS模拟集成电路视频课程节选
CMOS模拟集成电路设计课程链接:(还在连载中) https://study.163.com/course/introduction.htm?courseId=1209196830&share ...
- 使用AFS, Active Directory和SSSD搭建用于集成电路设计的分布式存储系统 【十七】部署 AFS 客户端 2 统一身份登录
使用AFS, Active Directory和SSSD搭建用于集成电路设计的分布式存储系统 [十七]部署 AFS 客户端 2 统一身份登录 Linux 统一身份登录和查询 POSIX 属性 (POS ...
- Cadence（virtuoso）集成电路设计软件基本操作——库和库文件
Cadence(virtuoso)集成电路设计软件基本操作--库和库文件 学习目标 cadence中库类型及分类 cadence库结构及其各层级含义 库和库分类 基准库: sample存储普通符号;U ...
- Cadence（virtuoso）集成电路设计软件基本操作——库管理
Cadence(virtuoso)集成电路设计软件基本操作--库管理 学习目标 进入库管理的方法 添加.移动.改名等库操作 进入Library manager界面 注意:Library Path Ed ...
- 财政部、税务总局：集成电路设计和软件企业免两年所得税
[TechWeb]5月23日,财政部.国税总局联合发布"关于集成电路设计和软件产业企业所得税政策的公告",符合条件的集成电路设计企业和软件企业,在2018年12月31日前自获利年度 ...
- OCT-模拟集成电路设计的九个境界
电路如同砖瓦,系统如同大厦.芯片设计工程师一定要从系统角度考虑问题,否则就是只见树木,不见森林. 一段你刚开始进入这行,对PMOS/NMOS/BJT什么的只不过有个大概的了解,各种器件的特性你也不太清 ...
最新文章
- 并发编程线程通信之管道流
- 赠书：“替代Linux”？！全球技术海啸来临！
- bash之流程控制for循环及bash命令退出和退出状态码
- 饿了么异地双活数据库实战
- 生成的数据库脚本没有注释?
- 洛谷 P1183 多边形的面积
- 概率图模型（PGM）/马尔可夫随机场（MRF）/条件随机场基本概念(CRF)
- 远程办公一晃一天，环境搭建履步维艰
- 【OpenGL】OpenGL4.3常用指令目录
- Avoiding GREEDYDATA for logstash'grok
- phpstudy apache启动不了，也不报错误日志
- fpga电平约束有什么作用_FPGA开发全攻略——时序约束
- os系统配置putty服务器,Mac 电脑安装putty
- 有开始边DOTA边博客了
- js获取传统节假日_js 两个时间之间工作日的计算问题（包含节假日）
- java8 Stream 使用案例
- 中软国际中期顶岗实习第一天
- 提取mdx字典文件中的数据
- Altium Designer(二)——原理图(SchDoc)的绘制
- Java标识符的命名规则有哪些