前言

对7 Series FPGAs Transceivers Wizard v3.6 IP进行介绍，对example design工程作仿真说明。

相关手册有：ug476_7Series_Transceivers 、 PG168_7 Series FPGAs Transceivers Wizard v3.6 、UG626_SynthesisandSimulationDesignGuide

1、example工程介绍

若想将GTP/GTX/GTH IP嵌入自己设计的工程中，则新建一个IP，打开IP的example工程后，可以看到其架构如下图所示。将示例工程顶层中的FRAME_GEN/FRAME_CHECK模块去掉，将数据接口连接到自己的设计工程中即可。

初步接触GTX/GTH/GTY的IP核的话，可以先仿真example_design工程，在确认仿真波形传输的数据之后，再作修改将GTX/GTH/GTY的IP核嵌入自己的工程中。

要想将将GTX/GTH/GTY的IP核嵌入自己的工程中，步骤如下：

配置GTH IP，打开example_design工程。
修改example_design工程顶层，首先，去掉FRAME_GEN/FRAME_CHECK模块；然后，将TX_DATA/RX_unScrambled_DATA作为接口信号送出顶层，即将整个example_design封装成一个黑盒，TX_DATA/RX_unScrambled_DATA封装成用户接口进行数据的传输。

2、IP 配置流程

这里仅是简单配置一下IP，只为了方便仿真。

在上图中TX/RX编码Encoding/Decoding如果不选的话，在仿真的时候，会出现gtwizard_0 IP送出的数据与发送的数据比对不上的情况。

3、仿真说明

打开example design工程

仿真的时候，将example_design工程顶层和FRAME_CHECK模块添加入观察信号，可以得到下面的波形。下图中的红色圈起部分，是同步帧头吧，之后就是传输的数据，从0开始递增。

整个仿真可能会运行3-5分钟左右的样子，仿真结束后会有下面的信息提示。

TX发送的数据

RX接收到的数据：可以看到在同步枕头0000FB之后，是传输的数据，从00、01、02依次递增。

参考文献

作者	博客
1、没落骑士	7系列高速收发器总结 GTP IP核配置篇
	7系列高速收发器总结 GTP IP核使用篇
2、XTWL TPCL	Xilinx 7系列FPGA 高速收发器GTX/GTH的一些基本概念
	Xilinx 7系列GTX的初步问题定位方法
3、ERROR:99	[ZYNQ入门宝典]GTX高速口怎么玩(一)
4、Evening_FPGA	Xilinx-7Series-FPGA高速收发器使用学习—概述与参考时钟篇
	Xilinx-7Series-FPGA高速收发器使用学习—TX发送端介绍
5、风中月隐	基于xilinx vivado的GTX/GTP ip核设置与例程代码使用详解
6、R@	XILINX GTX学习笔记
7、	xilinx IP核配置,一步一步验证Xilinx Serdes GTX最高8.0Gbps
8、	【FPGA】賽灵思GTH/GTX内核使用------------------1
9、king阿金	GTX高速收发器Transceiver概述与收发共同特征(UG476)

7系列高速收发器简介 GTP IP核相关推荐

7系列高速收发器总结 GTP IP核使用篇
上一篇7系列收发器博文讲解了GTP IP核的基本配置,本文继续分析如何将它使用起来.生成IP核后打开example design,先看看工程中包含的文件结构. 顶层文件下包含了gtp ip核系统顶层文 ...
FPGA Xilinx 7系列高速收发器GTX通信
Xilinx 7系列高速收发器GTX 说明: FPGA: TX端_zynq(7z035) RX端_zynq(7z100). 两个FPGA通过SFP(光纤)接口相连进行GTX的通信. 环境:Vivado ...
基于xilinx vivado的GTX/GTP ip核设置与例程代码使用详解
本文目录 1 概述 2 参考文档 3 GTX的IP设置 3.1 本例程使用环境 3.2 GTX IP界面的设置情况 3.2.1 GTX IP设置第1页 3.2.2 GTX IP设置第2页 3.2.3 ...
modelsim仿真系列之基于ISE的IP核的独立仿真（二）
第一步编译Xilinx的IP核在开始菜单Xilinx文件夹中选择Simulation Library Compilation这个工具:仿真器编译工具,如下图1所示, 图1: 打开仿真器编译工具后, ...
XILINX FPGA 高速收发器 GTP设计初探
XILINX 高速收发器GTP之配置 FPGA内嵌收发器相当于以太网中的PHY芯片,但更灵活更高效,线速率也在随着FPGA芯片的发展升级.本文对7系列FPGA内部高速收发器GTP IP核的配置和使用做 ...
XIlinx MIG 控制DDR3 SO-DIMM内存条（二）：MIG IP核学习
目录 1 简介 2 IP核自定义 2.1 设置IP核参数 2.1.1 Pin Compatible FPGAs 2.1.2 Memory Selection 2.1.3 Controller Opti ...
Xilinx 7系列FPGA收发器架构之接收器（RX）（十）
引言:本节开始我们介绍7系列FPGA收发器接收部分结构,通过本文可以学习以下内容: RX模拟接收前端(AFE)介绍与使用 GTX/GTH RX管脚极性控制 1.RX资源概述 GTX/GTH收发器的接收 ...
Vivado使用技巧（8）：Core Container打包IP核
XCI与XCIX文件通常,在生成Vivado IP核时,在工程目录的.srcs/sources_1/ip路径下会生成对应IP核的文件夹,该文件夹中包含了所有与该IP核相关的文件.最主要的一个文件是X ...
基于Montgomery算法的高速、可配置 RSA密码IP核硬件设计系列(五)——模幂模块（抵抗侧信道攻击）模块的设计实现方案
基于Montgomery算法的高速.可配置RSA密码IP核硬件设计系列(五) 2.2 模幂模块设计(抵抗测信道攻击模块) 2.2.1 模幂模块及内部模块的功能 2.2.3 模幂各模块的实现方案 2.2 ...
【高速接口-RapidIO】Xilinx SRIO IP 核详解
目录原文链接:https://www.cnblogs.com/liujinggang/p/10072115.html 一.RapidIO核概述二.RapidIO核接口说明 2.1 逻辑层接口 2. ...

7系列高速收发器简介 GTP IP核

前言

1、example工程介绍

2、IP 配置流程

3、仿真说明

7系列高速收发器简介 GTP IP核相关推荐

最新文章

热门文章