【 FPGA 】7 Series FPGA中对MUX的设计指导
目录
MUXF7_D
MUXF7_L
MUXF8
MUXF8_D
MUXF8_L
内容来自:Xilinx 7 Series FPGA and Zynq-7000 All Programmable SoC Libraries Guide for HDL Designs
MUXF7
Primitive: 2-to-1 Look-Up Table Multiplexer with General Output
该设计元件是一个双输入多路复用器,它与两个LUT6元件相结合,可以创建任何7输入功能,8:1多路复用器或其他高达12位宽的逻辑功能。 LUT6元件的本地输出连接到MUXF7的I0和I1输入。 S输入由任何内部网络驱动。 低时,S选择I0。 高时,S选择I1。
O输出是通用互连。
变体“MUXF7_D”和“MUXF7_L”提供了其他类型的输出,可供不同的时序模型使用,以实现更准确的预布局时序估计。
Verilog InstantiationTemplate
// MUXF7: CLB MUX to tie two LUT6's together with general output
// 7 Series
// Xilinx HDL Libraries Guide, version 14.7
MUXF7 MUXF7_inst (
.O(O), // Output of MUX to general routing
.I0(I0), // Input (tie to LUT6 O6 pin)
.I1(I1), // Input (tie to LUT6 O6 pin)
.S(S) // Input select to MUX
);
// End of MUXF7_inst instantiation
MUXF7_D
Primitive: 2-to-1 Look-Up Table Multiplexer with Dual Output
这个元器件和上面的描述一致,区别在于输出的部分:
输出O和LO在功能上是相同的。 O输出是通用互连。 LO输出连接到同一CLB片中的其他输入。
See also "MUXF7" and "MUXF7_L".
Verilog InstantiationTemplate
// MUXF7_D: CLB MUX to tie two LUT6's together with general and local outputs
// 7 Series
// Xilinx HDL Libraries Guide, version 14.7
MUXF7_D MUXF7_D_inst (
.LO(LO), // Output of MUX to local routing
.O(O), // Output of MUX to general routing
.I0(I0), // Input (tie to LUT6 O6 pin)
.I1(I1), // Input (tie to LUT6 O6 pin)
.S(S) // Input select to MUX
);
// End of MUXF7_D_inst instantiation
MUXF7_L
Primitive: 2-to-1 look-up table Multiplexer with Local Output
同样,输出由区别:
LO输出连接到同一CLB片中的其他输入。
Verilog InstantiationTemplate
// MUXF7_L: CLB MUX to tie two LUT6's together with local output
// 7 Series
// Xilinx HDL Libraries Guide, version 14.7
MUXF7_L MUXF7_L_inst (
.LO(LO), // Output of MUX to local routing
.I0(I0), // Input (tie to LUT6 O6 pin)
.I1(I1), // Input (tie to LUT6 O6 pin)
.S(S) // Input select to MUX
);
// End of MUXF7_L_inst instantiation
MUXF8
Primitive: 2-to-1 Look-Up Table Multiplexer with General Output
Introduction
该设计元件是一个双输入多路复用器,结合两个MUXF7多路复用器及其四个相关的LUT6元件,可以创建任何8输入功能,16:1多路复用器或其他高达24位的逻辑功能 宽。 MUXF7的本地输出连接到MUXF8的I0和I1输入。 S输入由任何内部网络驱动。 低时,S选择I0。 高时,S选择I1。
O输出是通用互连。
变体“MUXF8_D”和“MUXF8_L”提供了其他类型的输出,可供不同的时序模型使用,以实现更准确的预布局时序估计。
Verilog InstantiationTemplate
// MUXF8: CLB MUX to tie two MUXF7's together with general output
// 7 Series
// Xilinx HDL Libraries Guide, version 14.7
MUXF8 MUXF8_inst (
.O(O), // Output of MUX to general routing
.I0(I0), // Input (tie to MUXF7 L/LO out)
.I1(I1), // Input (tie to MUXF7 L/LO out)
.S(S) // Input select to MUX
);
// End of MUXF8_inst instantiation
变体同MUXF7一致,下面简洁给出:
MUXF8_D
Primitive: 2-to-1 Look-Up Table Multiplexer with Dual Output
输出O和LO在功能上是相同的。 O输出是通用互连。 LO输出连接到同一CLB片中的其他输入。
See also "MUXF8" and "MUXF8_L".
MUXF8_L
Primitive: 2-to-1 Look-Up Table Multiplexer with Local Output
The LO output connects to other inputs in the same CLB slice.
See also "MUXF8" and "MUXF8_D".
【 FPGA 】7 Series FPGA中对MUX的设计指导相关推荐
- 【 FPGA 】7 Series FPGA中对SRL的设计指导
Xilinx 7 Series FPGA and Zynq-7000 All Programmable SoC Libraries Guide for HDL Designs 最近在看关于Ultraf ...
- 【 FPGA 】关于FPGA中复位的设计问题(包含异步复位,同步释放方案)
目录 复位的目的 同步复位 异步复位 优缺点比较 异步复位,同步释放(撤离) 复位的目的 复位的基本目的是使器件进入到可以稳定工作的确定状态,这避免了器件在上电后进入到随机状态导致跑飞了.在实际设计过 ...
- xilinx7中管脚mrcc和srcc_Xilinx 7系列FPGA收发器架构之硬件设计指导(一)
引言:本文我们介绍Xilinx 7系列FPGA收发器硬件设计主要注意的一些问题,指导硬件设计人员进行原理图及PCB设计.本文介绍以下内容: GTX/GTH收发器管脚概述 GTX/GTH收发器时钟设计 ...
- (130)FPGA面试题-FPGA设计中波特率和比特率的区别
1.1 FPGA面试题-FPGA设计中波特率和比特率的区别 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题-FPGA设计中波特率和比特率的区别: 5)结束 ...
- (139)FPGA面试题-FPGA设计中的速度和面积互换原则
1.1 FPGA面试题-FPGA设计中的速度和面积互换原则 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题-FPGA设计中的速度和面积互换原则: 5)结束 ...
- (51)FPGA面试题-Verilog中function与task之间的区别是什么?
1.1 FPGA面试题-Verilog中function与task之间的区别是什么? 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题-Verilog中fu ...
- 7a系列mrcc xilinx_Xilinx 7 Series FPGA!型号列表
Xilinx 7 Series FPGA 型号列表 Supported Device(1),(2) Core Version Signaling Environment Virtex-5 XC5VFX ...
- FPGA verilog HDL实现中值滤波
FPGA verilog HDL实现中值滤波 今天给大侠简单带来FPGA verilog HDL实现中值滤波,话不多说,上货. 一.实现步骤: 1.查看了中值滤波实现相关的网站和paper: 2.按照 ...
- XIlinx FPGA 和 Intel FPGA的区别
目录 一 FPGA简介 什么是FPGA呢 ? FPGA的内部结构有什么呢? 为什么要开发FPGA? FPGA的发展历程? FPGA用于做什么? FPGA的优缺点? 二 Xilinx FPGA和Inte ...
最新文章
- 索引与联合索引使用注意
- 网站优化之如何才能防止域名被恶意指向?
- Java虚拟机5:常用JVM命令参数
- [Delphi]根据输入日期按年月周日输出日期段
- springCloud - 第1篇 - 服务的注册 Eureka
- golang 接口类型 interface 简介使用
- MTK 驱动(60)---Audio驱动开发之音频链路
- GeoServer+PostgreSQL+PostGIS+pgRouting实现最短路径查询
- mt7620n华硕固件下载_华硕TUFAX3000最新固件9923刺客模式解锁44 AX5400?
- 图论之单源最短路径问题
- u深度重装系统详细教程_u深度u盘装系统教程 u深度u盘装系统步骤
- 大数据与数据挖掘的基本概念,它们之间的内在联系是什么?
- word转pdf加水印以及替换内容
- 自然语言处理nlp全领域综述
- debian11安装aria2以及ariaNg
- 黑客劫持域名步骤大曝光
- JS 获取url参数以及中文乱码问题
- 程序员常秃顶?Python创始人笑了,防脱发还得学这门语言,不然干脆转行得了
- 抓INOVANCE 汇川屏与汇川PLC通信
- 小程序全局配置文件以及常用配置项
热门文章
- vscode开发python使用教程_在VS Code上搭建Python开发环境的方法
- ibm笔记本电脑电池_福建省厦门市集美区电池定制供应多少钱
- 国防科大计算机考研大纲,2022年国防科技大学F1003计算机操作系统考研大纲及参考书目...
- SQL Cursor(游标)
- linux查看CPU利用率与负载,Linux CPU负载利用率统计
- MM32F3277 MicroPython 实验板设计和软件测试
- TEASOFT软件 | 动作帮助信息定义语法
- 电抗电路的串并联的转换
- 创意组竞赛正式文档中修正内容
- 清华大学校内智能车竞赛辅导资料