芯片内亿万的晶体管制程工艺

一．原理

晶体管并非是安装上去的，芯片制造其实分为沙子-晶圆，晶圆-芯片这样的过程，而在芯片制造之前，IC涉及要负责设计好芯片，然后交给晶圆代工厂。

芯片设计分为前端设计和后端设计，前端设计（也称逻辑设计）和后端设计（也称物理设计）并没有统一严格的界限，涉及到与工艺有关的设计就是后端设计。芯片设计要用专业的EDA工具。

如果我们将设计的门电路放大，白色的点就是衬底, 还有一些绿色的边框就是掺杂层。

当芯片设计好了之后，就要制造出来，晶体管就是在晶圆上直接雕出来的，晶圆越大，芯片制程越小，就能切割出更多的芯片，效率就会更高。

举个例子，就好像切西瓜一样，西瓜更大的，但是原来是切成3厘米的小块，现在换成了2厘米，是不是块数就更多。所以现在的晶圆从 2 寸、4 寸、6 寸、8 寸到现在 16 寸大小，

制程这个概念，其实就是栅极的大小，也可以成为栅长，它的距离越短，就可以放下更多的晶体管，这样就不会让芯片不会因技术提升而变得更大，使用更先进的制造工艺，芯片的面积和功耗就越小。但是我们如果将栅极变更小，源极和漏极之间流过的电流就会越快，工艺难度会更大。

芯片制造共分为七大生产区域，分别是扩散、光刻、刻蚀、离子注入、薄膜生长、抛光、金属化。

其中雕出晶圆的最重要的两个步骤就是光刻和蚀刻，光刻技术是一种精密的微细加工技术。常规光刻技术是采用波长为2000～4500的紫外光作为图像信息载体，以光致抗光刻技术蚀剂为中间（图像记录）媒介实现图形的变换、转移和处理，最终把图像信息传递到晶片(主要指硅片)或介质层上的一种工艺。

光刻技术就是把芯片制作所需要的线路与功能区做出来。简单来说芯片设计人员设计的线路与功能区“印进”晶圆之中，类似照相机照相。照相机拍摄的照片是印在底片上，而光刻刻的不是照片，而是电路图和其他电子元件。

而蚀刻技术就是利用化学或物理方法，将抗蚀剂薄层未掩蔽的晶片表面或介质层除去，从而在晶片表面或介质层上获得与抗蚀剂薄层图形完全一致的图形。集成电路各功能层是立体重叠的，因而光刻工艺总是多次反复进行。例如，大规模集成电路要经过约10次光刻才能完成各层图形的全部传递。

在半导体制造中有两种基本的刻蚀工艺：干法刻蚀和湿法腐蚀。目前主流所用的还是干法刻蚀工艺，利用干法刻蚀工艺的就叫等离子体蚀刻机。

在集成电路制造过程中需要多种类型的干法刻蚀工艺，应用涉及硅片上各种材料。被刻蚀材料主要包括介质、硅和金属等，通过与光刻、沉积等工艺多次配合可以形成完整的底层电路、栅极、绝缘层以及金属通路等。

驱动之家有一片的CPU的制造过程，《从沙子到芯片：且看处理器是怎样炼成的》，就从微观上讲解了这个步骤。

在涂满光刻胶的晶圆（或者叫硅片）上盖上事先做好的光刻板，然后用紫外线隔着光刻板对晶圆进行一定时间的照射。原理就是利用紫外线使部分光刻胶变质，易于腐蚀。

溶解光刻胶：光刻过程中曝光在紫外线下的光刻胶被溶解掉，清除后留下的图案和掩模上的一致。

“刻蚀”是光刻后，用腐蚀液将变质的那部分光刻胶腐蚀掉（正胶），晶圆表面就显出半导体器件及其连接的图形。然后用另一种腐蚀液对晶圆腐蚀，形成半导体器件及其电路。

清除光刻胶：蚀刻完成后，光刻胶的使命宣告完成，全部清除后就可以看到设计好的电路图案。

这里说一下，什么是光刻胶。我们要知道电路设计图首先通过激光写在光掩模版上，然后光源通过掩模版照射到附有光刻胶的硅片表面，引起曝光区域的光刻胶发生化学效应，再通过显影技术溶解去除曝光区域或未曝光区域，使掩模版上的电路图转移到光刻胶上，最后利用刻蚀技术将图形转移到硅片上。

而光刻根据所采用正胶与负胶之分，划分为正性光刻和负性光刻两种基本工艺。在正性光刻中，正胶的曝光部分结构被破坏，被溶剂洗掉，使得光刻胶上的图形与掩模版上图形相同。相反地，在负性光刻中，负胶的曝光部分会因硬化变得不可溶解，掩模部分则会被溶剂洗掉，使得光刻胶上的图形与掩模版上图形相反。

可以说，在晶圆制造中，直径30厘米的圆形硅晶薄片穿梭在各种极端精密的加工设备之间，由它们在硅片表面制作出只有发丝直径千分之一的沟槽或电路。热处理、光刻、刻蚀、清洗、沉积……每块晶圆要昼夜无休地被连续加工两个月，经过成百上千道工序，最终集成了海量的微小电子器件，经切割、封装，成为信息社会的基石——芯片。

这是一个Top-down View 的SEM照片，可以非常清晰的看见CPU内部的层状结构，越往下线宽越窄，越靠近器件层。

这是CPU的截面视图，可以清晰的看到层状的CPU结构，由上到下有大约10层，其中最下层为器件层，即是MOSFET晶体管

二．工艺流程

提炼单晶硅锭

最廉价的硅来源非沙子莫属，因此半导体材料中采用的硅元素就是从沙子（SiO）中提取出来的。

通常，生产单晶硅锭的公司会将沙子从的硅元素提取出后来经过高温整形、多次提纯等手段得到电子级硅（EGS），纯度为99.9999%。

然后将纯硅在1400C的锅中融化，把包含所需晶体取向的小晶种插入熔融的硅中，再缓慢地（1毫米/分钟）拔出，这样硅晶体就被制造成了圆柱形的单晶硅锭，单个单晶硅锭的重量约为100公斤。

晶圆加工

主要包含两个步骤：第一步是将单晶硅锭横向锯成圆盘，再进行抛光和晶体定向，得到如镜面般平整的晶圆；第二步是对晶圆进行热氧化，这个时候纯硅会经过充氧的高温炉，从而在表面形成一层很薄的二氧化硅，作为晶体管的进时栅极氧化物层。

光刻

所谓的光刻工艺包括掩膜和光蚀刻两个部分。首先是将具有抗光蚀能力的光刻胶涂敷到晶圆上，在硅基表层形成电路图案。

然后利用光对准器将晶圆对准掩膜，晶圆将透过掩膜镂空部分暴露在紫外线下，此时暴露部分的光刻胶变成可溶状态，从而将掩膜版上的电路结构临时复制到硅基上。

刻蚀

按光刻机刻出的电路结构，在硅片上进行微观雕刻，刻出沟槽或接触孔。

具体来说，刻蚀是利用显影后的光刻胶图形作为掩模，再借助化学液体或等离子体在衬底上腐蚀掉一定深度的薄膜物质，随后得到与光刻胶图形相同的集成电路图形。

离子注入

离子注入是芯片制造工艺中的一种重要的掺杂技术，也是控制MOSFET阈值电压的一个重要手段。

通常是在真空、低温的环境下，将磷化氢或三氯化硼杂质离子加速，获得有一定动能的杂质离子，然后将离子束摄到敷有光刻胶掩膜的晶圆上。

有光刻胶掩盖的部分，离子束无法穿透光刻胶而被阻挡开来；没有掩盖的部分，离子束会被注入到衬底上，实现掺杂，而掺杂深度取决于离子束的能量。

离子注入完成后，必须进行光刻胶的彻底清除工作，才能进入下一环节。

金属化

金属化指的是采用沉积等方式将金属薄膜沉积到晶圆上，再通过金属薄膜光刻，形成表面金属连线，将各个元器件连接到一起的工艺。

因此第一步就是要刻蚀出接触孔。第二步是制备金属薄膜，主要导电金属材料可能是铝合金或金，手段通常包括蒸发、溅射、金属CVD以及电镀等，目前金属CVD因具有很强的台阶覆盖能力。

第三步是采用光刻和刻蚀工艺或剥离技术去除布线以外的部分，形成相互连接的金属导线。第四步是进行合金化的热处理，从而保证芯片和金属之间有较好的导电性。

最后是平坦化，减少因晶圆表面的不平整度带来的光传播的精确度受损，从而影响其准确地进行图形制作的一种工艺。这种工艺不仅会被用到表层，当金属层增加的时候也会被用到中间层中。

晶圆测试

当载有集成电路的晶圆加工出来之后，需要对其进行测试，主要目的是减少封装的成本，提早筛选出有问题的集成电路模块（芯片原型）。

具体操作是采用探针测试平台，在无尘室中根据事先定义好的测试点对芯片原型进行交直流、光照等电气性能测试。

该测试通过治具可以对测试平台上的晶圆进行一次性测试，而无需对芯片逐一进行，因此测试效率较高。

切割与封装

每个晶圆都包含数百至上万个芯片，通过金刚石锯将晶圆切割成单片，经过减薄工序，然后针对每一个单片（芯片）进行电气测试。

如果测试结果有问题，这颗芯片就会被丢弃；如果测试结果合格，该芯片就会被送去封装。在封装前，将会使用显微镜对芯片进行复检，只有通过复检的芯片才会被真正封装起来。

封装测试

对于芯片来说，出厂前测试主要包含三个方面，前两项分别是晶圆测试和芯片测试。最后一项测试是封装测试，也就是芯片出厂前测试。据统计，这三项测试将会占据整个芯片生产成本的比例高达1/4至1/2。

此时的待测芯片已经包裹了一层封装，没有那么脆弱了，因此对于测试环境要求也没有那么严苛，不需要无尘室测试了。

但是对于封装测试而言，由于封装本身的阻挡，测试探针无法触及芯片内部，测试范围受到限制的同时，也增加了测试的复杂度。

据悉，一般的芯片封装测试包括各种环境下的消耗功率、发热量、运行速度、耐压度等多项电气特性测试，在测试过程中往往需要大量的编程、烧录验证工序。

有的时候根据客户的要求，也会做一些针对性测试，看是否满足客户的需求。当测试结果一切正常，该芯片就会被打上规格、型号及出厂日期等丝印，等待打包出厂了。

芯片内亿万的晶体管制程工艺相关推荐

突破制程工艺：为什么说7nm是物理极限，美国的1nm是什么概念？
适用了20余年的摩尔定律近年逐渐有了失灵的迹象.从芯片的制造来看,7nm就是硅材料芯片的物理极限.不过据外媒报道,劳伦斯伯克利国家实验室的一个团队打破了物理极限,采用碳纳米管复合材料将现有最精尖的晶体 ...
如果说7nm是制程工艺物理极限那么1nm是什么概念？
适用了20余年的摩尔定律近年逐渐有了失灵的迹象.从芯片的制造来看,7nm就是硅材料芯片的物理极限.不过据外媒报道,劳伦斯伯克利国家实验室的一个团队打破了物理极限,采用碳纳米管复合材料将现有最精尖的晶体 ...
有 5nm 制程工艺的 MCU 吗？
关注+星标公众号,不错过精彩内容作者 | strongerHuang 微信公众号 | strongerHuang 最近看到技术交流群在讨论"关于 MCU 制程工艺"的问题. 有人 ...
为什么低制程工艺芯片这么难？
制程工艺就是制造处理器采用的工艺,这个数值不像频率什么的越大越好,而正好相反,这个数字越小说明这个工艺越先进.数字越小说明处理器集成电路的精细度越高,在同样的单位面积的IC中可以有更多的电路,功耗越低 ...
XX nm制造工艺是什么概念？实现7nm制程工艺为什么这么困难？
在智能机性能越来越强悍的今天,最核心的处理器就变得尤为重要.其实从上世纪70年代起,处理器发展的速度就没有停下来过,从最初的180nm工艺到现在的14nm.7nm工艺,可以说制作工艺的进步带给了CPU ...
WIFI6 芯片厂商制程工艺
高通(Qualcomm): 2018年,高通针对WiFi 6网络推出了完整的产品组合,分别是Qualcomm Networking Pro 400.Pro 600.Pro 800以及最高端的Pro 1 ...
为什么cpu制程工艺非要追求7nm、5nm甚至2nm
一,性能:一方面,手机/笔记本电脑的内部空间非常有限,除掉大面积的电池外,剩余的空间其实非常有限:另一方面,人们对于手机/笔记本电脑性能的需求越来越高,厂家想要提升手机/笔记本电脑性能的话,手机CPU ...
TSMC台积电各种制程工艺技术
TSMC台积电各种制程工艺技术台积电在半导体制造行业的专用 IC 代工领域拥有最广泛的技术和服务.IC Industry Foundation 战略体现了一种集成方法,将工艺技术选项和服务捆绑在一起 ...
intel 服务器主板芯片,台积电3nm制程获Intel订单，不打造手机芯片太可惜了
这架势,这速度,不得不说inter(英特尔)这个速度让人刮目相看了,率先在台积电下了3nm制程工艺的订单,那么3nm最先进的工艺,它是想要进入手机SOC行列了吗?其实不然,看到有关的报道,英特尔竟然是 ...

芯片内亿万的晶体管制程工艺

芯片内亿万的晶体管制程工艺相关推荐

最新文章

热门文章