430的一个时钟周期=MCLK晶振的倒数。如果MCLK是8M，则一个时钟周期为1/8微秒；
一个机器周期=一个时钟周期，即430每个动作都能完成一个基本操作；
一个指令周期=1~6个机器周期；
也就是说执行一条指令最多花6*1/8微秒。
 

_NOP()是单周期的指令，I/O口赋值是4周期的。
 

【MSP430时钟】MSP430 5438时钟系统介绍

2011-05-23 15:40:41

3.1时钟系统介绍
UCS模块支持低功耗。它内部含有三个时钟信号，用户可以自行选择，找到性能和功耗的平衡点。UCS软件
配置后，只需要一两个晶振或者电阻，而不需要使用外部振荡器。
UCS模块最多含有5个时钟源：
l  XT1CLK：低频/高频振荡器，可以使用低频 32768HZ 晶振和外部振荡器或者通过外部输入源输入
4MHZ~32MHZ时钟。
l  VLOCLK：内部低消耗，低频振荡器。典型值为 12KHZ。
l  REFOCLK：内部低频振荡器，典型值为 32768HZ，作为 FLL基准源。
l  DCOCLK：内部数字控制振荡器(DCO)可以通过 FLL来稳定。
l  XT2CLK：可选择的高频振荡器，可以使用标准晶振，振荡器或者外部时钟源输入4MHZ~40MHZ。 
UCS模块有三个时钟信号(/系统)可以使用：
l  ACLK： 辅助时钟。 ACLK 来自于XT1CLK， REFOCLK， VLOCLK， DCOCLK， DCOCLKDIV，和XT2CLK
(如果可以用)。DCOCLKDIV为DCOCLK 在 FLL 模块中通过 1、2、4、8、19、32 分频后得到的频率。
ACLK 可由软件位作各个外围模块的时钟信号。ACLK 经 1、2、4、8、16、32 分频。ACLK/n是 ACLK
经1、2、4、8、16、32分频后作为外部电路使用。
l  MCLK： 系统主时钟。 MCLK 可由软件选择为 XT1CLK， REFOCLK， VLOCLK， DCOCLK， DCOCLKDIV，
XT2CLK(如果可以用)。DCOCLKDIV 为 DCOCLK 在 FLL 模块中通过 1、2、4、8、19、32 分频后得
到的频率。MCLK 可以通过1、2、4、8、16、32分频。MCLK 作为 CPU和系统时钟。
l  SMCLK：辅助系统主时钟。SMCLK 可由软件选择 XT1CLK，REFOCLK，VLOCLK，DCOCLK，
DCOCLKDIV，XT2CLK(如果可以用)。DCOCLKDIV为 DCOCLK 在 FLL模块中通过 1、2、4、8、19、
32分频后得到的频率。SMCLK 可以通过 1、2、4、8、16、32 分频。SMCLK 主要用于高速外围模块。
系统通过合适的配置可以作为外部器件的时钟输入源。UCS模块图如下图所示：

MSP430学习笔记之二：时钟模块

MSP430系列单片机基础时钟主要是由低频晶体振荡器,高频晶体振荡器，数字控制振荡器(DCO)，锁频环(FLL)及FLL+等模块构成。由于430系列单片机中的型号不同，而时钟模块也将有所不同。虽然不同型号的单片机的时基模块有所不同，但这些模块产生出来的结果是相同的.在MSP430F13、14中是有TX2振荡器的，而MSP430F11X,F11X1中是用LFXT1CLK来代替XT2CLK时钟信号的.在时钟模块中有3个(对于F13,F14)时钟信号源(或2个时钟信号源，对于F11X、F11X1):

1-LFXT1CLK: 低频/高频时钟源.由外接晶体振荡器,而无需外接两个振荡电容器.较常使用的晶体振荡器是32768HZ。

2-XT2CLK: 高频时钟源.由外接晶体振荡器。需要外接两个振荡电容器，较常用的晶体振荡器是8MHZ。

3-DCOCLK: 数字可控制的RC振荡器。

1-ACLK: 辅助时钟信号.由图所示,ACLK是从FLXT1CLK信号由1/2/4/8分频器分频后所得到的.由BCSCTL1寄存器设置DIVA相应为来决定分频因子.ACLK可用于提供CPU外围功能模块作时钟信号使用.

2-MCLK: 主时钟信号.由图所示,MCLK是由3个时钟源所提供的。他们分别是LFXT1CLK,XT2CLK(F13、F14，如果是F11,F11X1则由LFXT1CLK代替)，DCO时钟源信号提供.MCLK主要用于MCU和相关系统模块作时钟使用。同样可设置相关寄存器来决定分频因子及相关的设置。

3-SMCLK: 子系统时钟，SMCLK是由2个时钟源信号所提供.他们分别是XT2CLK(F13、F14)和DCO，如果是F11、F11X1则由LFXT1CLK代替TX2CLK。同样可设置相关寄存器来决定分频因子及相关的设置。

MSP430X1X1系列产品中,其中XT1时钟源引脚接法有如3种应用。F13、14的XT1相同。需要注意的是，LFXT1只有工作在高频模式下才需要外接电容。

对以引脚较少的MSPX1XX系列产品中有着不同时基模块,具体如下:

MSP430X11X1:LFXT1CLK , DCO

MSP430F12X: LFXT1CLK , DCO

MSP430F13X/14X/15X/16X:LFXT1CLK , DCO , XT2CLK

MSP430F4XX: LFXT1CLK , DCO , XT2CLK , FLL+

时钟发生器的原理说明：问题的提出：1、高频、以便能对系统硬件请求和事件作出快速响应 2、低频率，以便将电流消耗降制至最少 3、稳定的频率，以满足定时器的应用。 4、低Q值振荡器，以保证开始或停止操作没有延时MSP430采用了一个折衷的办法：就是用一个低频晶镇振，将其倍频在高频的工作频率上。一般采用这种技术的实用方法有两种，一个是说、锁相环、一个是锁频环，而锁相环采用模拟的控制容易引起“失锁”和易引起电容量的改变。而TI采用的是锁频环技术，它采用数字控制器DCO和频率积分来产生高频的运行时钟频率。

低功耗设置的技巧问题： 1、LPM4：在振荡器关闭模式期间，处理机的所有部件工作停止，此时电流消耗最小。此时只有在系统上电电路检测到低点电平或任一请求异步响应中断的外部中断事件时才会从新工作。因此在设计上应含有可能需要用到的外部中断才采用这种模式。否则发生不可预料的结果。 2、LPM3：在DC发生器关闭期间，只有晶振是活动的。但此时设置的基本时序条件的DC发生器的DC电流被关闭。由于此电路的高阻设计，使功耗被抑制。注：当从DC关闭到启动DC0要花一端时间(ns-us) 3、LPM2：在此期间，晶镇振和DC发生器是工作的，所以可实现快速启动。4、LPM1：在此振荡器已经工作，所以不存在启动时间延时问题。结合上述特点，在写程序时要综合考虑低功好耗特性，对外部事件的安排也很重要。你必须在功能实现上综合考虑才能达到你预期的效果。使用C语言可用如下的语句：_BIS_SR(LMP3_bits)和_BIC_SR(LPM3 bits) LPM3和LPM3_EXIT 它们的定义是一样的。这里说明在C语言环境中有些定义的函数是不可见的。但你可以从in430.h文件看到它们的定义。

DCOCTL DCO控制寄存器

DCO.2 DCO.1 DCO.0 MOD.4 MOD.3 MOD.2 MOD.1 MOD.0

DCO.0-DCO.4 定义8种频率之一，可以分段调节DCOCLK频率，相邻两种频率相差10%。而频率由注入直流发生器的电流定义。

MOD.0-MOD.4 定义在32个DCO周期中插入的Fdco+1周期个数，而在下的DCO周期中为Fdco周期，控制改换DCO和DCO+1选择的两种频率。如果DCO常数为7，表示已经选择最高频率，此时不能利用MOD.0-MOD.4进行频率调整。

BCSCTL1 基本时钟系统控制寄存器1

XT2OFF TXS DIVA.1 DIVA.0 XT5V Rsel.2 Resl.1 Resl.0

XT2OFF 控制XT2振荡器的开启与关闭。

TX2OFF=0，XT2振荡器开启。

TX2OFF=1，TX2振荡器关闭(默认为TX2关闭)

XTS 控制LFXT1 工作模式，选择需结合实际晶体振荡器连接情况。

XTS=0，LFXT1 工作在低频模式(默认)。

XTS=1，LFXT1 工作在高频模式(必须连接有高频相应的高频时钟源)。

DIVA.0 DIVA.1 控制ACLK分频。

0 不分频(默认)

1 2分频

2 4分频

3 8分频

XT5V 此位设置为0。

Resl1.0，Resl1.1，Resl1.2 三位控制某个内部电阻以决定标称频率。

Resl=0，选择最低的标称频率。

……..

Resl=7，选择最高的标称频率。

BCSCTL2 基本时钟系统控制寄存器2

SELM.1 SELM.0 DIVM.1 DIVM.0 SELS DIVS.1 DIVS.0 DCOR

SELM.1 SELM.0 选择MCLK时钟源

0 时钟源为DCOCLK(默认)

1 时钟源为DCOCLK

2 时钟源为LFXT1CLK(对于MSP430F11/12X)，时钟源为XT2CLK(对于MSP430F13/14/15/16X)；

3 时钟源为LFTXTICLK。

DIVM.1 DIVM.0 选择MCLK分频

0 1分频(默认)

1 2分频

2 4 分频

3 8 分频

SELS 选择SMCLK时钟源

0 时钟源为DCOCLK(默认)

1 时钟源为LFXT1CLK(对于MSP430F11/12X)，时钟源为XT2CLK(对于MSP430F13/14/15/16X)。

DIVS.1 DIVS.0 选择SMCLK分频。

0 1分频

1 2分频

2 4分频

4 8分频

DCOR 选择DCO电阻

0 内部电阻

1 外部电阻

PUC信号之后，DCOCLK被自动选择MCLK时钟信号，根据需要，MCLK的时钟源可以另外设置为LFXT1或者XT2。设置顺序如下：

[1] 复位OscOff

[2] 清除OFIFG

[3] 延时等待至少50us

[4] 再次检查OFIFG，如果仍然置位，则重复[3]、[4]步骤，直到OFIFG=0为止。

例子：

#include <msp430F2234.h>
void main (void)
{
unsigned int i;
P2DIR = 0x10; //设置P2.4输出
P2SEL = 0x10; //设置P2.4口为外围模块用作MCLK信号输出
BCSCTL1 &= ~XT2OFF; //使TX2有效,TX2上电时默认为关闭的.
do
{
IFG1 &= ~OFIFG; //清振荡器失效标志
for(i= 0xff; i>0; i--); //延时,待稳定.
}
while ((IFG1 & OFIFG)!=0); //若振荡器失效标志有效
BCSCTL2 |= SELM1; //使MCLK = XT2
for(;;);
}

MSP430X5XX的时钟系统与低功耗模式

MSP430X5XX的时钟系统与低功耗模式

MSP430 & KYON 2010-06-01 08:14:20 阅读246 评论3   字号：大中小 订阅

引言：全新改版，关于MSP430x5xx时钟系统与低功耗模式介绍。用到低功耗的时候，不得不仔细的看文档，做比较实验，真繁琐。
430系列单片机中有各种时钟信号，第一次接触免不了一头雾水。而且如果想发挥430低功耗的优势，就不得不对它的时钟系统(Unified Clock System)有所了解。1. 时钟模块总览

转存失败重新上传取消

这是MSP430X5XX的时钟系统框图。乍一看很复杂，不过简化之后就清楚多了

转存失败重新上传取消

整个系统主要分为左右两大块，左边是时钟源模块，右边是时钟调整模块。
左边的模块——XT1、内建时钟(DCO)、XT2用来产生时钟源，也就是右边最终输出的时钟信号的基准信号。
而时钟调整模块负责将源时钟信号选通、分频输出成系统使用的三大时钟信号——MCLK，ACLK和SMCLK，分别是系统的主时钟(供CPU使用)，辅助时钟(可给外设模块使用，也可以从管脚引出)，子系统时钟(外设模块时钟，可从管教引出)。2. 调整模块
调整模块的主要工作分为两步：选通、分频。ACLK调整模块如下图所示

转存失败重新上传取消左端进线是源时钟信号。红色标出来的是XT1CLK信号。由图易知，XT1CLK要变成ACLK信号，需要经过两次选通，一次分频，也就是我红色标出来的路径。第一个选通器可通过设置SELA来控制，分频器可以通过设置DIVA来控制，正常工作的时候，最后一个选通器总是打开的，这里不讨论。换言之，要想设置ACLK，我们只需要配置SELA和DIVA。例如，如果我们希望ACLK是XT1CLK的2分频的话，需要设置SELA={0}，DIVA={1}。再给一个来自TI的例子

UCSCTL4 |= SELA_2;                        // Set ACLK = REFO

这句话将ACLK的源设置为REFO。
SELA具体的含义如下图所示：顺便说一句，TI的这个例子没有设置DIVA，用了默认值。3.REFO、VLO和DCO
有了上述的理解，再参照slau208e，我相信不难写出我们想要的代码。不过整个UCS中最有特色的部分还没有介绍，那就是REFO、VLO和DCO。
REFO是内建的参考时钟，它很稳定，可以作为FLL的时钟基准(FLL是什么待会再说)。MSP430F5418上的REFOCLK是32.768kHz的。
VLO是一个内建的低频时钟。在5418上，它的频率是8.6kHz。
DCO是Digitally-Controlled Oscillator，数控晶振。它可以产生频率很高的时钟。通过配置，它可以产生百兆以上的时钟信号。在5418上，电压等级1的时候，不用XT2，有FLL(这个FLL到底是什么呢？)，我调出的最高频率是26MHz。
吊了这么半天胃口，来说一下这个FLL是什么东西。
FLL是Frequency Locked Loop，锁频环。先来个特写 FLL的作用是稳定DCO的输出，让它不受扰动的影响。它是一种反馈。前边我们说过，REFO是个很稳定的内部时钟信号。FLL可以拿REFOCLK做参考，以此来自动校准并稳定DCOCLK和DCOCLKDIV。除了REFOCLK之外，还可以用XT1或XT2做FLL的参考信号。当启用FLL之后(默认启用)，图中的DCO，MOD可以不用设置，FLL会自行调整这两个值。DCO输出的频率与以下几个量有关：

FLLD，FLLN，FLLREFDIV，FLLREFCLK

计算公式如下：

fDCOCLK = D × (N + 1) × (fFLLREFCLK ÷ n)
fDCOCLKDIV = (N + 1) × (fFLLREFCLK ÷ n)

其中

D=1，2，4，8，16，32(对应FLLD=0，1，2，3，4，5)
N=FLLN
n=1，2，4，8，12，16(对应FLLREFDIV=0，1，2，3，4，5)
fFLLREFCLK为REFOCLK，XT1或XT2的实际频率。

比如，我们想设置DCO输出1MHz的时钟信号，可以设置这样一组值：

FLLD=1，对应D=2；FLLN=60；FLLREFDIV=2，对应n=4；fFLLREFCLK=fREFOCLK=32.768kHz

所以

fDCOCLK=2×(60+1)×(32.768/4)=999.424kHz，fDCOCLKDIV=fDCOCLK/2=499.712kHz

实际测试fDCOCLK=1.006MHz。4.频率范围和电压等级
MSP430把内核的工作频率划分为若干范围，比如543x和541x的工作频率就被分为了8个范围。每个范围又被DCO这个参数分为了32个小段，每个小段又被MOD分为32个小小段(待验证)。所以可以把DCO看作是粗调旋钮，MOD是微调旋钮。另外，需要注意的是，这个频率范围是指DCO的频率范围，当DCO被禁用的时候，这个范围就没意义了。
喜欢超频的同学都知道，核心电压和工作频率之间有着密切的关系。430单片机也是如此，它有4个电压等级，涵盖了从1.2V到2V广阔的核心电压范围。
一般来说，核心电压越高，频率范围越大，功耗越大；核心电压越低，频率范围越小，功耗越小。
当电压等级为1的时候(默认电压等级)，5418的各个频率范围的可用上下限如下表所示：

5418各频率范围上下限详表

从这个表中可以看出，除了前边谈到的几个参数，还有大量的其他寄存器参数。具体的含义可以从参考文献中查知。如果觉得翻看pdf太累的话，可以向我索要xls格式的详表(moosewolerATgmailDOTcom)，上边有我加的批注和公式，可以帮助大家方便的设置频率。5.UCS关键寄存器
详表中我用颜色对8个UCS相关的寄存器进行了分组。这8个寄存器可以分为6组：

• UCSCTL0、UCSCTL1：DCO配置寄存器。配置DCO频率范围。禁用FLL的时候，设置DCO的开环输出频率。
• UCSCTL2、UCSCTL3：FLL配置寄存器。这个已经在3.REFO、VLO和DCO中讲过了
• UCSCTL4、UCSCTL5：MCLK、SMCLK、ACLK配置寄存器。这个在2. 调整模块中讲过了
• UCSCTL6：外置晶振配置寄存器。可以设定外接晶振的驱动电流，内置电容等参数。
• UCSCTL7：UCS模块错误寄存器。可以指示UCS当前的错误状态
• UCSCTL8：UCS请求寄存器。这个后面解释

因为54xx系列单片机内置晶振(REFO)，所以

• FLL配置寄存器是最重要的一组寄存器，它直接和工作频率相关。
• 其次是DCO配置寄存器，说它重要，只是因为DCORSEL这个参数在这组寄存器中。当设置的频率无法达到的时候，先确定一下频率范围是否合适。

这两个寄存器弄明白了，就可以让UCS输出正常的工作频率了。
其他的寄存器都各有各的作用，具体怎么用可以查看参考文献。6.MSP430的低功耗模式A.1 一个设置时钟频率的样例

参考文献：
[slau208e] MSP430x5xx Family User Guide
[slas612]   MSP430F543x(A), MSP430F541x(A) Mixed Signal Microcontroller
[slac166o] MSP430F54xx Code Examples Rev0

注：
所有带文献编号的参考文献可以从www.ti.com网站获得。http://moosewoler.blog.163.com/blog/static/698660520105181420966/