本文章着重与介绍LVDS的发展背景、电气参数以及如何代码实现符合LVDS的接收器。

1 LVDS 概述

1.1 背景

定义：LVDS，即Low Voltage Differential Signaling。是一种低压差分信号技术接口。利用非常低的电压摆幅（约350mV）在两条PCB走线或一对平衡电缆上通过差分进行数据的传输，即低压差分信号输出。

采用TTL接口的缺点是：

• 传输速率低

• 传输距离较短

• 电磁抗干扰能力较差，对RGB数据造成一定的影响

• 多路数据信号采用排线连接方式，连接不便，且不适合超薄化趋势

采用LVDS可以使以上问题迎刃而解，实现数据的高速率，低噪声，远距离，高准确度的传输。

LCD驱动板传输的数字信号包括：

• RGB数字信号

• 行同步信号HS

• 场同步信号VS

• 数据使能信号DE

• 像素时钟等

1.2 LVDS Interface电路组成

在LCD显示器中，LVDS接口电路包括两部分：驱动板侧的LVDS输出驱动电路（LVDS发送器）和液晶面板侧的LVDS输入接口电路（LVDS接收器）。

LVDS发送器：将驱动板主控芯片输出的TTL电平并行RGB数据信号和控制信号转换为低压串行LVDS信号；

LVDS接收器：将串行信号转换为TTL电平的并行信号，送往液晶屏时序控制与行列驱动电路。接收器与发送器之间使用柔性电缆。结构图如下所示：

在传输过程中，还必须有时钟信号参与，LVDS接口在传输数据和时钟时都是采用差分信号对的形式进行传输。所谓信号对，指LVDS接口电路中，每一个数据传输通道或时钟传输通道的输出都是两个信号（正输出端+和负输出端-）。

LVDS输出接口类型

也有单路10bit和双路10bit LVDS。（中尺寸中主要采用双路8bit）。选接口是由分辨率决定的，高分辨率则需要高位数。因为高分辨率对基色位数要求更高。

LVDS发送芯片的输入与输出信号

输入信号

数据信号：一般包括RGB信号以及数据选通DE和行场同步信号。在供6bit 液晶面板使用的四通道LVDS发送芯片中共有21个输入引脚：

→ R0~R5红基色数据 6个

→ G0~G5绿基色数据 6个

→ B0~B5蓝基色数据 6个

→ 显示数据使能信号DE 1个

→ 行同步信号HS 1个

→ 场同步信号VS 1个

在供8bit液晶面板使用的五通道LVDS发送芯片中共有28个输入引脚：

→ R0~R7红基色数据 8个

→ G0~G7绿基色数据 8个

→ B0~B5蓝基色数据 8个

→ 显示数据使能信号DE 1个

→ 行同步信号HS 1个

→ 场同步信号VS 1个

→ 备用 1个

输入时钟信号：像素时钟信号，是传输数据和对数据信号进行读取的基准。

待机控制信号（POWERDOWN）：此信号有效时，关闭LVDS发送芯片中时钟PLL电路的供电，停止输出。

输出信号

时钟信号输出：LVDS TX输出的时钟信号与输入时钟信号频率相同。通常表示为TXCLK+和TXCLK-，时钟信号占用LVDS TX的一个通道。

LVDS串行数据信号输出：

对于四通道LVDS发送芯片，串行数据占用三个通道（XOUT0+、XOUT0-、XOUT1+、XOUT1-、XOUT2+、XOUT2-）；

对于五通道LVDS发送芯片，串行数据占用四个通道（XOUT0+ 、XOUT0-、XOUT1+、XOUT1-、XOUT2+、XOUT2- 、XOUT3+、XOUT3-）；

对于十通道LVDS发送芯片，串行数据占用八个通道（XOUT0+ 、XOUT0-、XOUT1+、XOUT1-、XOUT2+、XOUT2- 、XOUT3+、XOUT3-、XOUT4+、XOUT4-）。

1.3 LVDS 的数据输出格式

LVDS发送芯片在一个时钟周期内，每个数据通道都输出7bit的串行数据信号，而不是常见的8bit数据。

以8bit RGB显示器为例，每个显示周期需要传输数据信号为27bit（24+VS+HS+DE）。每对LVDS信号线在一个TX周期里只能传输7bit数据，所以需要4对数据线，外加1对时钟线。

1个Channel：4组数据线+1组时钟线。LVDS TX总是将一个像素数据映射到一个Channel的一个发送周期中。通常像素时钟低于85MHz时，只需要一个Channel。高于85MHz时，如1080P@60Hz,像素时钟为148.5MHz，需要两个Channel。

将奇偶像素分别传输。

8bit LVDS format主要两种：

VESA：D3通道传输的为三种基色的高两位

JEIDA：D3通道传输的为三种基色的低两位

如下图所示：

LVDSVESA Format（8bit）

LVDSJEIDA Format（8bit）

常见的LVDS架构

LVDS 发送器（TX）接口电路结构主要由串行器（Serializer），时钟生成电路（PLL/DLL），输出驱动电路（Driver）构成。

• 串行器 Serializer----将并行数据转换成串行数据进行输出，根据设计需求主要分为：移位寄存器型和二叉树形结构

• 时钟生成电路（PLL/DLL）---提供各类多相时钟，包括系统时钟，同步时钟信号，PLL设计架构多采用基于RingOSC的CPPLL的电路架构；

• 输出驱动电路（Driver）---提供有效的差分输出信号到发送器端口，LVDS输出电路主要为电流驱动模式（Currentmode）

其中可以主要说一下发送器的串行器实现方法，仅供参考：

Serializer-串行器，主要是完成将并行数据转换成串行数据进行输出

以8bit单路5通道LVDS发送器为例，假设LVDS发送端的同步时钟FLVDS=135MHZ；

LVDS的输入有28个端口接收来自主控器的并行TTL信号，其中包含

• 8个红基色数据R0～R7，8个绿基色数据G0～G78个，蓝基色数据B0～ B7一个有效显示数据使能信号DE，一个行同步信号HS输入引脚，一个场同步信号VS输入引脚及一个各用输入引脚；

• 28路并行信号需要根据要求转换成四路信号，分别对应于LVDS的4个通道

• 每路信号包含7bit的信息，再通过MUX将7bit的并行信号转换成串行信号，按照各自对应的发送通道将数据发送出去。

• 1bit data的脉宽约为1/7xTclk_lvds

Serializer –移位寄存器型

移位寄存器型---即将采样的信号逐周期的移位到输出端口

下图所示是一个四选一(mux4:1)的串行电路结构，电路首先将4bit的并行输入信号通过移位寄存器和数据选择器转换成奇偶两路串行输出，然后在通过二选一(mux2:1)将奇偶信号数据逐次输出；

移位寄存器型结构特点

• 需要的时钟相位较少；

• 电路结构简单，面积小；

• 适用于中低速数据速率的接口电路；

Serializer –二叉树型

二叉树型结构---将数据类似采用二分法的方式逐级选通排列。

特点是：

• 利用时钟双沿进行数据的采样和传输，工作发热最高时钟频率只有数据比特率的一半；

• Mux的频率逐级增大，工作在最高频率下的mux 2:1在最后一级；

• 时钟偏斜易于控制，多适用于高速数据的转换；

• 树型结构电路相对复杂，且功耗和面积较大；