前言

最近在调试一个USB传输图像的项目，开始图像传输很稳定，中途客户说需要新增加一个可调分辨率的功能，由于程序中我都是用的参数形式赋值，理论上在程序中只用修改分辨率的参数即可，但是将参数修改完以后，发现出不了图像，头疼啊。。。分析了好久，都没找到问题，仿真看时序也是没有问题的。那会是什么问题呢？突然想到，会不会是综合后的时序有问题呢（建立保持时间不够），我在网上找了很多关于ALTERA时序约束的文章，读完后感觉还是一头雾水，后来想到可以咨询一下我的FPGA供应商。他给我了一些建议，最终在他的帮助下，加了时钟约束语句，一切OK。完美啊！又学到一招，哇哈哈，为了防止大家遇到和我一样的问题，特意将方法分享出来，免得各们走弯路，如果有大神能多分享一些关于时序约束的方法，在下感激不尽，技术无止尽！

方法

在工程文件中找到.qsf文件，并打开。然后添加约束语句，如下图所示：

该工程需要约束的时钟信号为：cmos_ext_pclk和local_clk_24m_p24。所以，只需要把该工程的时钟信号替换成你需要约束的时钟信号即可。然后再编译综合

Altera时序约束相关推荐

FPGA时序约束和timequest timing analyzer
FPGA时序约束和timequest timing analyzer FPGA时序约束时钟约束 #************************************************** ...
TIMING_06 VIVADO环境下的时序约束之输入延迟约束
由于该系列文章阅读有顺序性,所以请跳转至该系列文章第一篇从头开始阅读,并按照文章末尾指示按顺序阅读,否则会云里雾里,传送门在此: https://blog.csdn.net/qq_33486907/ ...
TIMING_02 浅谈时序约束与时序分析
由于该系列文章阅读有顺序性,所以请跳转至该系列文章第一篇从头开始阅读,并按照文章末尾指示按顺序阅读,否则会云里雾里,传送门在此: https://blog.csdn.net/qq_33486907/ ...
如何在FPGA设计环境中加时序约束 SDC (Z)
如何在FPGA设计环境中加时序约束在给FPGA做逻辑综合和布局布线时,需要在工具中设定时序的约束.通常,在FPGA设计工具中都FPGA中包含有4种路径:从输入端口到寄存器,从寄存器到寄存器, ...
FPGA时序约束、时序分析（一）
很多人询问关于约束.时序分析的问题,比如:如何设置setup,hold时间?如何使用全局时钟和第二全局时钟(长线资源)?如何进行分组约束?如何约束某部分组合逻辑?如何通过约束保证异步时钟域之间的数据交 ...
FPGA时序约束（一）基本概念入门及简单语法
文章目录一.建立时间和保持时间是什么? 二.时序分析分类三.时钟约束方法 3.1 时钟约束 3.2 输入延时约束 3.3输出延时约束 3.4时序例外四.时序约束语法补充文章目前大部分参考明德扬 ...
DAC7512时序约束（转载）
三,DAC7512控制器 DAC7512是一个具有三线串行接口的DAC.我们基于FPGA用Verilog语言实现了一个简单的DAC7512的控制器.下面是控制器的结构图: DAC7 ...
FPGA的设计艺术（6）STA实战之SmartTime时序约束及分析示例（I）
前言 FPGA进行时序分析通常使用厂家的编译工具,进行时序分析,但是万变不离其宗,时序分析的知识通常都是通用的,原理都是一致的.下面根据SmartTime的资料来看下时序分析的实际操作是如何的,这在其 ...
FPGA之道（80）静态时序分析（六）常用时序约束介绍（基于ISE的UCF文件语法）
文章目录前言常用时序约束介绍时序环境约束分组时序约束 TNM TNM_NET TIMEGRP 常用时序约束周期约束输入时钟周期约束内部时钟周期约束关联时钟周期约束差分时钟周期约束输 ...

Altera时序约束

前言

方法

Altera时序约束相关推荐

最新文章

热门文章