前言：

这篇系列将从0开始搭建一个UVM验证平台，来帮助一些学习了SV和UVM知识，但对搭建完整的验证环境没有概念的朋友。

UVM前置基础：

1.UVM基础-factory机制、phase机制

2.UVM基础-组件（driver、monitor、agent...）

3.UVM基础-TLM通信机制（一）

4.UVM基础-TLM通信机制（二）

...还在更新

从零搭建一个UVM验证平台：

从零开始，搭建一个简单的UVM验证平台（一）

从零开始，搭建一个简单的UVM验证平台（二）

从零开始，搭建一个简单的UVM验证平台（三）

从零开始，搭建一个简单的UVM验证平台（四）

...还在更新

验证平台的组成

DUT编写(Design Under Test)

Driver搭建

factory机制

objection机制

验证平台的组成

① 验证平台要模拟DUT的各种真实使用情况，这意味着要给DUT施加各种激励，激励的功能是由driver来实现的。

② 验证平台要能够根据DUT的输出来判断DUT的行为是否与预期相符合，完成这个功能的是计分板（scoreboard，在SV中被称为checker）。

③ 验证平台要收集DUT的输出并把它们传递给scoreboard，完成这个功能的是monitor。

④ 验证平台要能够给出预期结果。假设DUT是一个加法器，那么当在它的加数和被加数中分别输入1，即输入1+1时，期望DUT输出2。当DUT在计算1+1的结果时，验证平台也必须相应完成同样的过程，也计算一次1+1。在验证平台中，完成这个过程的是参考模型（reference model）。

一个简单的验证平台框图如图所示。

DUT编写(Design Under Test)

driver是验证平台最基本的组件，是整个验证平台数据流的源泉。

假设有一个DUT（design under test）被如下描述：

module dut(input             clk           , input             rstn          ,input      [7:0]  data_i        ,input             data_i_valid  ,output reg [7:0]  data_o        ,output reg        data_o_valid
);always @(posedge clk)beginif(!rstn)begindata_o       <= 8'd0;data_o_valid <= 1'b0;endelse begindata_o       <= data_i;data_o_valid <= data_i_valid;end
endendmodule

有如上一个DUT需要被我们验证，上面这个设计的功能非常简单，输入数据data_i和其数据有效信号data_i_valid，打一拍输出。data_o_valid是输出数据有效信号。

Driver搭建

UVM是一个库，在这个库中所有的东西几乎都是用类（class）实现的。类是System verilog 面向对象编程语言中最伟大的发明之一，是面向对象的精髓。

类有函数（function）和任务（task），通过这些函数和任务可以完成driver的输出激励功能、完成monitor的监测功能、完成参考模型的计算功能、完成scoreboard的比较功能。

类的三要素封装、继承和多态，继承是类最总要的特性之一，我们在搭建验证环境时，要保证验证平台中所有的组件应该继承于UVM中的类。

UVM验证平台中的driver应该派生自uvm_driver，一个简单的driver可以如下所示。

`include "uvm_macros.svh"
import uvm_pkg::*;class my_driver extends uvm_driver;function new(string name = "my_driver", uvm_component parent = null);super.new(name, parent);endfunctionextern virtual task main_phase(uvm_phase phase);
endclasstask my_driver::main_phase(uvm_phase phase);top_tb.data_i       <= 8'd0;top_tb.data_i_valid <= 1'b0;while(!top_tb.rstn)@(posedge top_tb.clk);for(int i = 0; i < 256; i = i+1)begin@(posedge top_tb.clk)top_tb.data_i <= $urandom_range(0,255);top_tb.data_i_valid <= 1'b1;`uvm_info("my_driver", "data is drived", UVM_LOW) end@(posedge top_tb.clk);top_tb.data_i_valid <= 1'b0;
endtask

这个driver的功能就是向data_i发送256个随机数据，同时将输入数据有效信号data_i_valid拉高，当数据发送完毕后，将data_i_valid信号拉低。在这个driver中有两点需要注意：

① 所有派生自uvm_driver的类的new函数有两个参数，一个是string类型的name，一个是uvm_component类型的parent。这两个参数是必不可少的是uvm_component所要求的。每一个派生自uvm_component或其派生的类在其new函数中需要指明两个参数：name和parent，这是uvm_componet类的一大特征。uvm_driver是一个派生自uvm_component的类，所以自然也会有name和parent两个参数。

② driver所做的事几乎都在main_phase中完成。UVM由phase来管理验证平台的运行，这些phase统一咦xxxx_phase来命名，且都有一个类型为uvm_phase、名字为phase的参数。main_phase是uvm_driver中预先定义好的一个任务。因此几乎可以简单地认为，实现一个driver等于实现其main_phase。

上图为一个完整的phase全过程。

driver中还出现了uvm_info宏（除此之外还有uvm_error宏和uvm_warning宏），它有三个参数，第一个参数是字符串，用于打印的信息归类；第二个参数也是字符串，是具体需要打印的信息；第三个参数是冗余级别，表示这个命令的紧急程度。针对第三点，在验证平台中，某些信息是非常关键的，这样的信息可以设置为UVM_LOW，而有些信息可有可无就可以设置为UVM_HIGH，介于两者之间则是UVM_MEDIUM。UVM默认只显示UVM_MEDIUM或者UVM_LOW的信息。

uvm_info宏非常强大，它包含了打印信息的物理文件来源、逻辑节点信息（在UVM树种的路径索引）、打印时间、对信息的分类组织及打印的信息。因此在搭建验证平台时应该尽量使用uvm_info宏取代display语句。

定义了my_driver类后还需要将其实例化。类的定义和类的实例化是存在区别的，类的定义是class-end块，定义一个类，告诉类有哪些功能。而类的实例化是使用new（）函数来创建一个实例。

class A;
...
endclassA a_inst;
a_inst = new();

仿真器接到new的指令后，就会在内存中划分出一块空间，在划分前，会首先检查是否已经预先定义过这个类，在已经定义过的情况下，按照定义中所指示的“条文”分配空间，并且把这块空间的指针返回给a_inst，之后就可以通过a_inst来查看类中的各个成员变量，调用成员函数/任务等。对于大部分类来说，如果只定义而不实例化，是没有任何意义的；而如果不定义就直接实例化，仿真器就会报错。

对my_driver实例化并且最终搭建的验证平台如下：

`timescale 1ns/1ps
`include "uvm_macros.svh" //这是UVM中的一个文件，包含了众多宏定义import uvm_pkg::*;        //只有导入了这个库，编译器在编译my_driver.sv文件时才会认识其中继承的uvm_driver等类名`include "my_driver.sv"module top_tb;reg clk,rstn;
reg  [7:0] data_i;
reg  data_i_valid;
wire [7:0] data_o;
wire data_o_valid;dut my_dut(.clk            (clk)           ,.data_i         (data_i)        ,.data_o         (data_o)        ,.data_i_valid   (data_i_valid)  ,.data_o_valid   (data_o_valid)
);initial beginmy_driver drv; // instancedrv = new("drv", null);drv.main_phase(null);$finish();
endinitial beginclk = 0;forever begin#100 clk = ~clk;end
endinitial beginrstn = 1'b0;#1000rstn = 1'b1;
endendmodule

仿真结果：

在仿真窗口中可以看到，data is drived 被输出了256次。

factory机制

到这里我们实现了使用driver给DUT送激励的验证操作，但其实用简单的SV也能实现这样的功能，使用UVM的特性需要引入factory机制，实现：自动创建一个类的实例并调用其中的函数（function）和任务（task）。

在我们原来写的生成激励的driver.sv上做些修改：

`include "uvm_macros.svh"
import uvm_pkg::*;class my_driver extends uvm_driver;`uvm_component_utils(my_driver)  //注册function new(string name = "my_driver", uvm_component parent = null);super.new(name, parent);`uvm_info("my_driver", "new is called", UVM_LOW)endfunctionextern virtual task main_phase(uvm_phase phase);
endclasstask my_driver::main_phase(uvm_phase phase);`uvm_info("my_driver", "main phase is called", UVM_LOW);top_tb.data_i       <= 8'd0;top_tb.data_i_valid <= 1'b0;while(!top_tb.rstn)@(posedge top_tb.clk);for(int i = 0; i < 256; i = i+1)begin@(posedge top_tb.clk)top_tb.data_i <= $urandom_range(0,255);top_tb.data_i_valid <= 1'b1;`uvm_info("my_driver", "data is drived", UVM_LOW) end@(posedge top_tb.clk);top_tb.data_i_valid <= 1'b0;
endtask

和之前的driver不同的是在class定义的中间加入了注册宏，uvm_component_utils（my_driver）

引入了工厂机制之后，就可以自动化的运行类中的function和task，非常方便。在top_tb.sv文件中将my_driver的实例化和main_phase的调用替换为run_test("my_driver")

initial beginmy_driver drv;drv = new("drv", null);drv.main_phase(null);$finish();
end//将上述initial替换为下面的initial语句块initial beginrun_test("my_driver");
end

之所以会自动运行是因为，在注册了工厂之后，run_test语句会自动创建一个my_driver的实例，并且会自动调用my_driver的main_phase。传递给run_test的是一个字符串，UVM会根据这个字符串创建了其所代表的一个实例。

注意：所有派生自uvm_component及其派生类的类，注册的时候都应该使用uvm_componet_utils（）宏注册。

但从仿真的结果我们会发现，输出了main phase is called但是没有输出256次data is drived，而main_phase是一个完整的任务，没理由只执行第一句，而后面的代码不执行。这就牵扯到了UVM的objection机制。

objection机制

在上面的代码中，我们并没有使用finish函数来终止验证平台，但验证平台确实是关闭了。在UVM中通过objection机制来控制验证平台的关闭。

在每个phase中，UVM会检查是否有objection被提起（raise_objection），如果有，那么等待这个objection被撤销（drop_objection）后停止仿真；如果没有，则马上结束当前phase。

我们在前面使用工厂机制自动创建并执行main_phase的实例my_driver中没有提起objection，但是还是执行了my_driver的第一条语句

`uvm_info("my_driver", "main_phase is called", null);

是不是和我们这里说的“如果没有提起objection，则马上结束当前phase”矛盾呢？其实不是的，这涉及到一个仿真时间片的概念，仿真器首先要进入到my_driver，才能检测本实例是否把objection提起，在进入my_driver的0时刻，宏定义uvm_info就已经执行了，与此同时，仿真器没检测到objection被提起，继而退出，这并不与uvm_info被执行排斥。

加入objection机制在my_driver的main_phase首尾，在头部raise_objection，在task尾部，drop_objection。

修改my_driver.sv的代码为：

`include "uvm_macros.svh"
import uvm_pkg::*;class my_driver extends uvm_driver;`uvm_component_utils(my_driver)  //注册function new(string name = "my_driver", uvm_component parent = null);super.new(name, parent);`uvm_info("my_driver", "new is called", UVM_LOW)endfunctionextern virtual task main_phase(uvm_phase phase);
endclasstask my_driver::main_phase(uvm_phase phase);phase.raise_objection(this);`uvm_info("my_driver", "main phase is called", UVM_LOW);top_tb.data_i       <= 8'd0;top_tb.data_i_valid <= 1'b0;while(!top_tb.rstn)@(posedge top_tb.clk);for(int i = 0; i < 256; i = i+1)begin@(posedge top_tb.clk)top_tb.data_i <= $urandom_range(0,255);top_tb.data_i_valid <= 1'b1;`uvm_info("my_driver", "data is drived", UVM_LOW) end@(posedge top_tb.clk);top_tb.data_i_valid <= 1'b0;phase.drop_objection(this);
endtask

在执行drop_objection语句之前，必须先调用raise_objection语句，这两者总是成对出现。

加入了raise_objection和drop_objection之后我们会发现"data is drived"按照预期输出了256次。

另外再提一点，UVM检查是否提起objection，就是在进入main_phase的瞬间，因此，在进入main_phase之后就必须立刻提起objection，而不能经过任何带有延时的语句譬如@（posedge clk）或者 #1，但凡在raise_objection之前带有延时语句，那么这个objection就不会被检测到，进而导致main_phase立即退出。

至此，我们的一个仅含有driver的验证平台就搭建完了，到此为止我们总共涉及了几个知识点：类的继承与派生、factory工厂机制、phase机制、objection机制。后面我们还会在这基础之上添加virtual interface、添加 transaction、monitor组件、agent组件以及sequence组件等等。

从零开始，搭建一个简单的UVM验证平台（一）相关推荐

一个简单的UVM验证平台
2.1 验证平台的组成 2.1.1. 何谓验证平台何谓验证平台?验证最基本的目的在于测试 DUT 的正确性,其最常使用的方法就是给 DUT 施加不同的输入(激励),所以一个验证平台最重要的的功能在于 ...
诙谐有趣的《UVM实战》笔记——第二章一个简单的UVM验证平台
前言某天白天在地铁上听鬼故事,结果晚上要睡觉时,故事里的情节都历历在目,给我鸡皮疙瘩起的~ 不过我倒是没有吓得睡不着,而是转念一想,为啥我学知识忘得很快,随便听的鬼故事却记得这么清楚咧? 那如果能像 ...
【UVM实战】第二章：一个简单的UVM验证平台（4）UVM 的终极大作：sequence
文章目录 2.4.1.在验证平台中加入sequencer 2.4.2.sequence机制 2.4.3.default_sequence的使用 2.4.1.在验证平台中加入sequencer sequ ...
从零开始搭建一个简单的ui自动化测试框架02（pytest+selenium+allure）
二.先搭一个架子在我还是小白连py语法都不太熟悉的时候,经常在网上看关于自学ui自动化测试的博客,最熟悉的套路莫过于先给你介绍一下selenium的各个api,然后写一套代码去登陆微博或者百度什么的 ...
UVM学习之路（4）— 基本的UVM验证平台
UVM学习之路(4)- 基本的UVM验证平台一.前言一般我们将设计输出的文件称为DUT(Design Under Test),即待测设计,验证是来找出DUT中的bug, 这个过程通常是把DUT放入 ...
UVM学习之路（5）— 完整的UVM验证平台
UVM学习之路(5)- 完整的UVM验证平台一.前言一个完整的UVM验证平台还应该加入寄存器模型,对应的设计文件中也应该存在寄存器及其控制端口, 通过该控制端口可以配置DUT中的寄存器. 二.设计 ...
如何搭建python框架_从零开始:写一个简单的Python框架
原标题:从零开始:写一个简单的Python框架 Python部落(python.freelycode.com)组织翻译,禁止转载,欢迎转发. 你为什么想搭建一个Web框架?我想有下面几个原因: 有一个 ...
（3）UVM验证平台搭建之介绍
年轻人的第一个UVM验证平台搭建之介绍验证平台的组成 UVM验证平台的框图验证平台介绍目录验证平台的组成验证用于找出DUT中的bug,这个过程通常是把DUT放入一个验证平台中来实现的.一个验 ...
UVM验证平台搭建三：spi_mst_agent-spi_slv_agent
UVM验证平台搭建三:spi_mst_agent/spi_slv_agent 一.概述二.spi mst transaction 三.spi mst sequencer 四.spi mst driv ...

从零开始，搭建一个简单的UVM验证平台（一）

验证平台的组成

DUT编写(Design Under Test)

Driver搭建

factory机制

objection机制

从零开始，搭建一个简单的UVM验证平台（一）相关推荐

最新文章

热门文章