起因

之前写过CFAR模块，但最近要求CFAR的参数可设，如保护单元数目、参考单元数目、门限类型等，这一要求就决定了模块的实现方式要改。。

大致思路

昨天考虑采用FIR的方式来实现这一要求，FIR的总长度是一定的，将参考单元对应的位置处的系数值设为1，保护单元对应的位置设为0，直接使用FIR IP，通过系数在线加载的方式对应不同的参数
今天想到，可以使用移位寄存器来实现leading/lagging window，但用这种方式的话，系统延迟是动态的，需要根据不同的参数设置相应的延迟量，✓

参考

摘自《On the Implementation of an efficient FPGA-based CFAR Processor for Target Detection》

参数化CFAR的FPGA实现相关推荐

[转]verilog语法学习心得
verilog语法学习心得 1.数字电路基础知识: 布尔代数.门级电路的内部晶体管结构.组合逻辑电路分析与设计.触发器.时序逻辑电路分析与设计 2.数字系统的构成: 传感器 AD 数字处理器 D ...
FPGA设计实用分享02之XILINX的可参数化FIFO
一.背景 FIFO是FPGA项目中使用最多的IP核,一个项目使用几个,甚至是几十个FIFO都是很正常的.通常情况下,每个FIFO的参数,特别是位宽和深度,是不同的. 明德扬(MDY)在2021年承担了 ...
FPGA的设计艺术（12）使用parameter构建可重用的逻辑设计
前言与大多数编程语言一样,我们应该尝试使尽可能多的代码可重用. 这使我们可以减少将来项目的开发时间,因为我们可以更轻松地将代码从一种设计移植到另一种设计. 我们在verilog中有两个可用的构造,它 ...
FPGA逻辑设计回顾（12）RAM以及ROM的RTL设计及其验证
前言本文首发:FPGA逻辑设计回顾(12)RAM以及ROM的RTL设计及其验证 RAM以及ROM在FPGA中的实现大体有两种方式,一种是使用IP核定制,一种是RTL设计. 也许有人会反驳,那原语呢? ...
FPGA之道（71）提高设计的综合性能（三）提高设计的重用性与易改性
文章目录前言提高设计的重用性构建自己的IP库提高设计的易改性常量参数化模块设计结构参数化模块设计总线参数化规模参数化功能参数化参数化设计的参数管理与组织参数相关性可传递的模块参 ...
FPGA之道（32）Verilog基本程序框架
文章目录前言 Verilog基本程序框架 Verilog基本程序框架模板模块接口部分模块命名部分参数定义部分端口列表部分模块实现部分声明部分语句部分 Verilog基本程序框架范例 V ...
FPGA进阶篇--SPI控制双通道16bit串行DAC8532
文章目录一.芯片手册关键点笔记 1.时序 2.寄存器二.FPGA控制DAC8532驱动 DAC8532_drive_project DAC8532_DATA_Ctrl模块: spi_data_tr ...
FPGA的ip核之概念和分类
ip核之概念和分类 IP(Intellectual Property)内核模块是一种预先设计好的甚至已经过验证的具有某种确定功能的集成电路.器件或部件.它有几种不同形式.IP内核模块有行为(behav ...
fpga arm 通讯_科学网-[转载]【电子技术】【2014】FPGA增强的数据处理系统
大约十年前,功耗和散热问题迫使半导体行业从顺序计算模式转向并行计算模式.然而,在多核CPU和GPGPU等通用并行设备中实现并行性往往很困难.此外,在暗硅前景中,不久的将来,单个程序是否可以在数千个CP ...
（66）Verilog HDL模块参数化例化
(66)Verilog HDL模块参数化例化 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)Verilog HDL模块参数化例化 5)结语 1.2 FPGA简介 FPG ...

参数化CFAR的FPGA实现

文章目录

起因

大致思路

参考

参数化CFAR的FPGA实现相关推荐

最新文章

热门文章