VLSI数字集成电路设计——组合逻辑门（下）
文章目录
- 5.逻辑门的功耗
- 6.有比逻辑 —— 2N -> N
- 1. 伪NMOS门
- 2. DCVSL（差分串联电压开关逻辑）——完全消除**静态消耗**和**提供电源到GND的电压摆幅**
- 3. 传输门逻辑
- 4. 差分传输管逻辑CPL——类似DCVSL
- 5.传输门逻辑——解决传输管只能充电到Vdd-Vtn的方法
- 7.动态CMOS —— 伪NMOS + 时钟
- 动态设计中信号完整性问题
- 1.电荷泄露（？？？ 直流通路?)
- 2.电荷分享
- 8.动态门的串联
5.逻辑门的功耗
降低 开关活动性的设计技术和改进逻辑电路的方法
1.逻辑重组
F = ABCD， ABCD有相同的概率
对于随机输入，链形实现比树形实现有低的活动性
==2. 输入排序 ==
大概率改变的输入，放到后面
==3. 分时复用资源 ==
分时复用单个硬件资源（如一个逻辑单元或者总线）来完成多个任务是常见的使面积最小的方法，但不一定是功耗最小，因为如果A经常是1，B总是0，那ABAB切换来切换去就消耗能量
4. 通过均衡信号减少毛刺
由于信号到达时间不一，产生毛刺
6.有比逻辑 —— 2N -> N
1. 伪NMOS门
由 实现逻辑功能的NMOS下拉网络 和 一个简单的负载器件 组成
优点：面积减少
缺点：存在静态功耗，所以伪NMOS常用于大扇入逻辑
2. DCVSL（差分串联电压开关逻辑）——完全消除静态消耗和提供电源到GND的电压摆幅
优点：1. PDN1和PDN2有共用的部分，所以减低了面积开销
2. 可以输出OUT和OUT非，节省一个反相器
缺点：1. 依然是有比，且依然会有一段时间短路电流
2. 需要布置的导线数量加倍，电路十分复杂
3. 传输门逻辑
优点：节省面积开销
缺点：传输1的时候只能充电到Vdd-Vtn 解释如下：
传输门的串联方式：
4. 差分传输管逻辑CPL——类似DCVSL
优点： 1. 差分方式，总有非的信号输出
2. 属于静态门，因为定义的输出的节点总是通过一个低阻连接到GND或者VDD，有利于避免噪声
3. 设计模块化
缺点：静态功耗，高电平只能充电到VDD-Vtn
5.传输门逻辑——解决传输管只能充电到Vdd-Vtn的方法
例子1：
例子2：
传输门相关特性分析
- 电阻
通过经验发现，传输门的总Req，也就是两个管的并联电阻，一般为一个常数 - 传输门链延迟计算
优化方法：减少n————每隔m个传输门插入一个反相器
7.动态CMOS —— 伪NMOS + 时钟
伪NMOS实现了晶体管从2N到N+1，但是会有静态功耗。 通过时钟的控制，可以避免静态功耗。
电路分为两个阶段:
1. 预充电 CLK = 0
2. 求值 CLK = 1
特性：
主要优点：提高了速度 ，减少了实现面积
缺点：1. 动态逻辑的时钟功耗很大
2. 较高的开关活动性
3. 增加抗漏电器件的时候可能会有短路功耗
动态设计中信号完整性问题
1.电荷泄露（？？？ 直流通路?)
用一个静态泄露器来补偿，可以使泄露器电阻较高.
2.电荷分享
例如下图，分享就是CL和Ca直接的分享，用6.44公式可知
还有电容耦合和时钟馈通
8.动态门的串联
动态门如果直接串联会有问题：
解决方法：
多米诺逻辑
解决多米诺逻辑非反向问题——多米诺只能实现非反向逻辑——使用差分——双轨多米诺
VLSI数字集成电路设计——组合逻辑门（下）相关推荐
- VLSI数字集成电路设计——组合逻辑门（上）
文章目录 1.互补CMOS的静态特性 2. 互补CMOS的传播延时 3.大扇入时的设计技术 4.逻辑门的延时计算 1.互补CMOS的静态特性 由于A.B=0,有很大的上拉作用,所以曲线如图 又由于体效 ...
- VLSI数字集成电路设计——时序电路
文章目录 0. 时序电路的时间参数 1. 静态锁存器和寄存器 1. 双稳态原理 -- 使用两个反向器 2. 多路开关型锁存器 - 传输门多路开关 3. 主从结构的寄存器 (1). 传输门设计 -- 稳 ...
- VLSI数字集成电路设计——CMOS
文章目录 1. 开关阈值 2. 噪声容限 3. 动态特性 -- 电容 4. 动态特性 -- 传播延时 5. 传播时延优化分析 6. 动态功耗 1. 开关阈值 对于长沟道晶体管器件: 2. 噪声容限 对 ...
- 数字集成电路设计简介及设计方法
简介 数字集成电路(Digital Integrated Circuits,DIC)是一种能够处理数字信号的电路.它由多个数字逻辑电路元件组成,包括逻辑门.寄存器.计数器.加法器.乘法器等.数字集成电 ...
- 数字集成电路设计入门书籍
本文介绍的是有关数字集成电路的基础入门书籍,涵盖全流程,主要是外文书. 基础概念书籍 <数字集成电路设计基础>(Fundamentals of Digital Logic Design): ...
- 入门数字集成电路设计系列（一）——Modelsim安装及破解过程记录
入门数字集成电路设计系列(一) #Modelsim破解教程(记录) Modelsim是由 Mentor Graphics 公司开发的软件,它是世界最优秀的Verilog HDL语言仿真工具,是FPGA ...
- 数字集成电路设计（一、Verilog HDL数字集成电路设计方法概述）
文章目录 集成电路发展 HDL产生 HDL分类 Verilog HDL的发展 Verilog HDL与VHDL Verilog HDL在数字集成电路设计中的优点 组合逻辑电路原理图设计和Verilog ...
- 学以致用深入浅出数字信号处理 pdf_Robei |《数字集成电路设计》正式出版啦
原标题:Robei |<数字集成电路设计>正式出版啦 1.背景 <数字集成电路设计>作为电子信息.自动化.微电子.计算机.通信.电子工程等学科专业必修的数字电路技术课程 ,自2 ...
- 【笔记】 数字集成电路设计（一）
[笔记] 数字集成电路设计 书籍:<数字集成电路--电路.系统与设计>(第二版) 第一章 引论 1. 数字设计中需解决的问题 摩尔定律 技术突破才能推动摩尔定律 特征尺寸 28nm是传统制 ...
最新文章
- 网络推广外包运营浅析美的成立科技公司旨在依靠科技创新实现突破
- FreeRTOS — 临界段和开关中断
- WebSocket 详解
- 在ccs中添加芯片_985博导团队重大成果，涉及隐私保护领域，已在腾讯与京东、快手的业务中应用...
- Js + Css的msn式的popup提示窗口的实现 (转自：月牙儿)
- 点击单选按钮 实现表格的隔行变色
- multisim二极管_每日干货——光敏二极管传感器
- 将在PPT中画的图 导入 word，保存矢量图格式
- 小程序用php还是java_微信小程序用php开发的可以吗
- 毕业设计 嵌入式 stm32车牌识别系统
- Pycharm 去掉拼音检查，大小写检查，自动补全不区分大小写
- 【ECCV2018 UPDT】Unveiling the Power of Deep Tracking[特征融合]
- 数据库查询近一年来的数据（近三个月、近六个月同理）
- TensorFlow实现语音识别
- 电脑摄像头一会好使一会不好使
- Vue.js实战——内置指令（二）
- RGB和HSV颜色空间
- Unity3d 与罗技G29交互
- 关于人们感知与数字视音频编码的关系入门-视觉篇01.
- 公交车查询系统软件测试,实时公交查询比拼 两者准确度相近