《微机原理第五版》期末知识总结（第八章---第十章）

微机原理与接口技术

看到这里本门课程也就接近尾声了，相信微机原理这门课程已经深深扎在各位同学门的脑里了。好眼力不如坏记性，希望大家期末能考出理想的成绩。

文章目录

第八章串行输入输出接口
- 8.1 串行通信接口
- 8.2 USB简介
- 8.3 USB总线转换芯片——CH341简介
第九章中断和中断管理
- 9.1 中断原理
- 9.2 中断系统组成及功能
- 9.3 中断源识别及中断优先权
- 9.4 8086中断系统
- 9.5 8086CPU的中断管理
- 9.6 可编程中断控制器8259简介
- 9.7 IBM PC硬件中断
第十章 DAC和ADC及其应用
- 10.1 物理信号到电信号的转换
- 10.2 DAC及其接口技术
- 10.3 ADC及其接口
- 10.4 实例

第八章串行输入输出接口

8.1 串行通信接口

1、串行通信的实现

计算机与外部信息交换方式有两种：并行通信和串行通信。常用符号TxD表示数据发送线，RxD表示数据接收线。

并行通信和串行通信的特点
- 并行通信
  数据各位同时传送，传输速度快。
- 串行通信
  数据和控制信息是一位接一位串行地传送下去，传输距离远、抗干扰能力强、成本低。
串行通信的硬件条件
在硬件上，串行通信系统的核心部件是移位寄存器，其中在发端要有一个并入串出移位寄存器，在收端要有一个串入并出移位寄存器。
串行通信的同步
- 设置波特率
- 设置数据的传送格式
- 设置波特率因子
  在异步通信方式进行通信时，发送端需要用时钟来决定每1位对应的时间长度，接收端也需要用一个时钟来测定每1位的时间长度，前一个时钟叫发送时钟，后一个时钟叫接收时钟。这两个时钟的频率可以是波特率的数倍，一般取16倍、32倍或64倍。这个倍数就称为波特率因子。

2、串行通信的基本概念

上面讨论的串行通信为异步串行通信。串行通信有两种工作方式：异步通信和同步通信。异步通信所传输的数据量小于同步传输。

串行通信方式
- 异步通信
  异步通信是指以字符为单位传送数据，用起始位和停止位标识每个字符的开始和结束字符，两次传送时间隔不固定。
- 同步通信
  异步通讯为了可靠地传送数据，在每次传送数据的同时，附加了一些标志位。在大量数据传送时，为了提高速度，就去掉这些标志，这就是同步通讯。采用同步传送，在数据块开始处要用同步字符来指示，并在发送端和接收端之间要用时钟来实现同步。
  同步通信中使用的数据格式所采用的控制规程可分为面向字符型（单同步、双同步、外同步）和面向位型。
串行通讯中的数据传送方向
- 单工：单向
- 半双工：每次一个站发送
- 全双工：两个站能同时发送
异步接收/发送器（UART）
串行接口的基本结构主要是异步接收/发送器（UART），它不仅包括并行数据和串行数据之间的相互转换，还有检测串行通信在传送过程中可能发生错误的逻辑部件。
信号的调制和解调
由于模拟信号的传输比数字信号传输更为有效，因而可将数字信号调制成模拟信号进行传输，用解调器把接收的模拟信号再转换成数字信号。
调制——用调制器（Modulator）把数字信号转换为模拟信号，送到通信链路上去。
解调——用解调器（De-Modulator）把从通信链路上收到的模拟信号转换成数字信号。

3、可编程串行通讯接口芯片8251A简介

8251A芯片是INTEL公司生产的大规模集成电路芯片，是与INTEL系列CPU兼容的可编程的串行通讯接口。

8251A的基本性能与内部结构

基本性能
1．可用于同步和异步传送
2．波特率：DC（异步），19.2kbps；DC（同步），64kbps
3．完全双工：双缓冲发送和接收
4．与8080/8085CPU完全兼容

内部结构

数据总线缓冲区
发送器
由发送缓冲区和发送控制电路组成。
a. 数据输出线TxD；b. 发送时钟 TxC；c. 发送器准备好 TxRDY；d. 发送器空信号 TxEMPY。
接收器
由接收缓冲区和控制电路组成。
a. 数据输入线RxD；b. 接收时钟 RxC；c. 接收器准备好 RxRDY。

读/写控制电路

CS‾\overline{\text{CS}}CS	C/D‾\overline{\text{D}}D	RD‾\overline{\text{RD}}RD	WR‾\overline{\text{WR}}WR	功能
0	0	0	1	CPU从8251A读数据
0	1	0	1	CPU从8251A读状态
0	0	1	0	CPU从8251A写数据
0	1	1	0	CPU从8251A写命令
1	x	x	x	无操作

调制解调控制电路
/DTR——数据终端准备好信号。是由825IA送往外设的，表示CPU当前已经准备就绪。
/DSR——数据设备准备好。是外设送往825lA的，表示当前外设已经准备好数据。
/RTS——请求发送信号。是8251A送往外设的，表示CPU已经准备好发送。
/CTS——清除请求发送信号。由外设送往825lA的，当为低电平时，允许825lA执行发送操作。

8251A的引脚功能
8251A是28个引脚的双列直插式大规模集成电路。根据内部接口，也分为5个部分。
- 数据总线D₇ ~ D₀
  与CPU相连，实现并行传送命令、交换数据、检测状态。
- 控制信号引脚
  
  CLK：输入时钟，产生内部时序；M/IO‾\overline{\text{IO}}IO：片选信号；C/D‾\overline{\text{D}}D：控制/数据端；RESET：复位信号；WR‾\overline{\text{WR}}WR，RD‾\overline{\text{RD}}RD：读写控制信号。
- 发送器引脚
  
  TxD：数据发送线；TxRDY：发送器准备信号；TxEMPTY：发送器空信号；TxC‾\overline{\text{TxC}}TxC：发送器时钟，外部输入。
- 接收器引脚
  
  RxD：数据接收线；RxRDY：接收器准备信号；SYNDET/BRKDKT：双功能引脚；RxC‾\overline{\text{RxC}}RxC：接收器时钟，外部输入。
- 调制解调接口控制引脚
  
  DTR‾\overline{\text{DTR}}DTR：数据终端准备好信号；DSR‾\overline{\text{DSR}}DSR：数据装置准备好信号；RTS‾\overline{\text{RTS}}RTS：请求发送信号：CTS‾\overline{\text{CTS}}CTS：准许发送信号。
8251A的编程
8251A是一个可编程的多功能串行通信接口芯片，有3个控制字。
- 方式选择控制字
- 操作命令控制字
- 状态控制字
- 关系
  方式命令字——约定了双方通信的方式及其数据格式（数据位和停止位长度，校验特性，同步字符特性），传送速率（波特率因子）等；
  工作命令字——控制数据传送的收、发方向；
  状态字——何时才能发／收。只有当8251A进入发送／接收准备好的状态，才能真正开始数据的传送。

4、串行通信接口RS-232C

计算机上的COM1、COM2接口就是RS-232C。

RS－232C电气特性及接口信号
- 电气特性
  在数据线TXD和RXD上：逻辑1，-3V～-15V；逻辑0，+3V～+15V；
  在控制线和状态线RTS、CTS、DSR、DTR和DCD上：信号有效，+3V～+15V；信号无效，-3V～-15V。
- RS－232C与TTL转换
  RS－232C是用正负电压来表示逻辑状态，与TTL以高低电平表示逻辑状态的规定不同。因此，为了能够使计算机接口与终端的TTL器件连接，必须在RS－232C与TTL电路之间进行电平和逻辑关系变换。
  232C与TTL电平转换:MC1488、MC1489、MAX232。
- RS-232C的连接
  - 微机利用232C接口连接调制解调器，用于实现通过电话线路的远距离通信；
  - 微机利用232C接口直接连接进行短距离通信。这种连接不使用调制解调器，所以被称为零调制解调器（Null Modem）连接。
- RS-232C的接口信号
  可以用电缆线直接连接标准RS232端口，但通信距离较近(<12m)。若距离较远，可附加调制解调器（MODEM）。RS－232C规标准接口有25条线，最常用的信号线有9根。
举例
- 略（教材P208）

5、串行接口16550

16550为通用异步收发器芯片。

16550的内部结构
①数据总线；②读写控制；③接收控制、发送控制；④MODEM控制、中断控制。
16550的主要引脚
16550的主要功能
1、数据格式可以编程选择；
2、波特率可编程设置，波特率因子固定为16；
3、支持同步和异步通信规程；
4、具有和MODEM的接口和控制信号；
5、发送和接收均采用多缓冲结构，可以大幅提高接收和发送的效率。
16550的内部寄存器
- 线路控制寄存器LCR：指定串行异步通信的字符格式
- 通信线路状态寄存器LSR：提供串行异步通信的当前状态供CPU读取和处理
- 调制解调器控制寄存器MCR：设置16550与数据通信设备之间联络应答的输出信号
- 调制解调器状态寄存器MSR：MSR反映4个控制输入信号的当前状态及其变化
- 中断允许寄存器IER：控制165550的4级中断是否被允许
- 中断识别寄存器IIR：保存正在请求中断的优先权最高的中断级别编码

8.2 USB简介

略（教材P209）

8.3 USB总线转换芯片——CH341简介

略（教材P217）

第九章中断和中断管理

微机输入/输出方式回顾：
1、查询； 2、中断； 3、DMA

9.1 中断原理

1、从无条件传送、条件传送到中断传送

条件传送最大的缺点就是为了CPU和外设在时间上配合正确，CPU花大量的时间用无条件方式对状态线进行查询，从而降低了整个系统的工作效率。
具有中断功能的CPU中，有一个硬件部件专门用于检测外设的状态线。

2、中断概念

在中断传送方式下，外设应有请求CPU服务的权利，当外部设备准备好向CPU传送数据，或者外设已准备就绪接收CPU的数据，或者有某些紧急情况要求处理，或者是定时时间到等等。这时，外设向CPU发出中断请求，CPU接收到请求并在一定条件下，暂时停止执行原来的程序而转去中断处理，处理好中断服务再返回来执行原来程序，这就是中断概念。

中断定义：CPU暂停现行程序，转而处理随机到来的事件，待处理完后再回到被暂停的程序继续执行，这个过程就是中断。

3、中断应用

①实时故障处理
②分时操作，同时处理

9.2 中断系统组成及功能

1、与中断有关的触发器

中断请求触发器
中断屏蔽触发器
CPU内部的中断允许触发器IF

在8086CPU中，设置了两种中断类型：可屏蔽中断（NMI）和不可屏蔽中断（INTR）。可屏蔽中断受中断允许触发器控制，只有当IF为1时，CPU才能响应中断请求信号。而不可屏蔽中断不受中断允许触发器的控制，只要中断请求信号有效，不管IF是否为1，CPU就必须响应。因此不可屏蔽中断的中断优先级要大于可屏蔽中断的中断优先级。

2、中断条件

中断屏蔽触发器处于非屏蔽状态，中断允许触发器处于开中断状态。

3、中断响应过程

中断过程主要包括三个方面

中断请求：外设发中断请求信号给CPU
当中断屏蔽触发器状态为1，则中断请求触发器输出的中断请求信号发给CPU。

中断响应：CPU对中断请求信号所作出的反应
1）CPU响应可屏蔽中断申请必须满足的3个条件:

（1）无总线请求；（2）CPU被允许中断；（3）CPU执行完现行指令。

2）中断响应过程

（1）保存断点；（2）保护现场；（3）完成中断任务；（4）恢复现场；（5）返回。

中断处理：CPU执行对外设操作的子程序
CPU响应中断后要自动完成三项任务

（1） 关闭中断；（2）CS、IP以及FR的内容推入堆栈；（3）中断服务程序段地址送CS中，偏移地址送IP中。

9.3 中断源识别及中断优先权

CPU如何知道是哪一个中断源发出的中断申请信号。只有正确地确定中断源，CPU才能转到相应的中断服务程序为之服务。确定中断源的方法被称为中断源识别或中断方式。

1、中断源识别

中断识别的目的是形成该中断源的中断服务程序的入口地址，从而实现程序的转移。只有外部硬件中断需要进行识别。CPU识别中断（即获取中断服务程序入口地址）的方法有两种：

查询中断——采用软件或硬件（串行顺序链电路）查询技术来确定发出中断请求的中断源
向量中断——由中断向量来指示中断服务程序的人口地址
对中断源识别最快的方法是矢量中断，该方法要求外部设备不仅提供中断请求信号，还要提供一个设备号。外设的设备号为中断矢量或中断类型号，CPU根据该中断矢量自动找到相应的中断程序的入口地址，转入中断服务。
中断申请信号INTR和中断响应信号INTA是一对握手信号。在一个中断事件过程中，中断请求信号是外设发给CPU的，当其有效时，表示外设请求CPU为之服务。而中断响应信号是CPU发给外设的，当其有效时，表明CPU可以为这个外设服务，同时要求外设提供中断类型号。

2、中断优先权

根据中断源提出中断申请的轻重缓急为每个中断源确定CPU对它们响应的优先权。

软件查询
在中断处理子程序的开始部份，安排一段带优先级查询的程序。
硬件查询 — 链形电路、编码电路
当一个设备发出中断请求信号INTR‾\overline{\text{INTR}}INTR，若CPU允许中断，则回发中断应答信号INTA‾\overline{\text{INTA}}INTA，INTA‾\overline{\text{INTA}}INTA会由级别高的设备向级别低的设备传递。

9.4 8086中断系统

8086中断系统有两大类型的中断源：一类是由外部设备产生的中断，我们称之为硬件中断，硬件中断有时又称外中断。对于硬件中断，又分为不可屏蔽中断和可屏蔽中断，硬件中断是通过CPU芯片的INTR管脚或NMI管脚从外部引入的。另一类是由指令在某种运行结果时产生的中断，我们称之为软件中断。

1、不可屏蔽中断NMI: 用户不能通过CPU内的中断允许触发器IF控制的中断，由NMI引脚引入。
2、可屏蔽中断INTR: 用户可以控制的中断，通过CPU内的中断允许触发器IF的设置来禁止/允许CPU响应中断。多个中断请求的排队和判优由中断控制器完成，产生的有中断请求的信号送到CPU的INTR引脚。
3、软件中断: （1）0号中断——除数为零中断
（2）1号中断——单步中断
（3）3号中断——断点中断
（4）4号中断——溢出中断
（5）INT n——软中断

9.5 8086CPU的中断管理

1、8086CPU的中断处理顺序

中断源的优先权由高到低的顺序依次为：除零数、INT n、NMI、INTR、单步执行中断。

2、8086CPU的中断服务入口地址表

中断向量是中断服务程序的入口地址，包括中断服务程序的段基址CS（高位2字节）和偏移地址IP（低位2字节）。把系统中所有的中断向量集中起来放到存储器的某一个区域，该存储器就叫中断向量表，表中每一个向量的序号就是中断号，因此，中断向量表是中断号与该中断号相应的中断服务程序入口地址的连接表。PC机存储器的0000～03FFH共1024个地址单元作为中断向量存储区，可容纳256个中断。

中断类型号是系统分配给每个中断源的代号。可分为三部分：0-4、5-31H、32H-0FFH。

中断向量指针——存放中断向量地址的地址。
中断号（n）×4＝中断向量最低字节的指针

3、中断入口地址设置

1）用串指令
2）用伪指令
3）用系统调用
4）直接装入法

4、中断与调用子程序之间的关系

1）中断过程实际上是CPU从执行当前主程序转到执行为外设服务的子程序，因此从这个角度来看，中断过程就是一个调用子程序的过程。
2）调用子程序的过程是一个无条件过程，但中断过程的中断服务程序的调用一般是有条件的。其次，子程序调用在整个程序执行中的位置是固定的。

9.6 可编程中断控制器8259简介

1、8259A的内部结构及引脚分配

8259A可编程中断控制器又称为优先权控制器，可为CPU处理8级向量优先中断。

内部结构

（1）中断请求寄存器IRR（2）中断服务寄存器ISR（3）优先权判别器PR（4）级联缓冲/比较器（5）中断屏蔽寄存器IMR（6）控制电路（7）读/写控制逻辑（8）数据总线缓冲器
引脚分配

（1）与外部设备连接的中断请求输入引脚IR₀ ~ IR₇；
（2）与CPU连接的数据通路和控制信号：D₀ ~ D₇，WR‾\overline{\text{WR}}WR，RD‾\overline{\text{RD}}RD，INT，INTA‾\overline{\text{INTA}}INTA；
（3）用于8259A级联的引脚CAS₀ ~ CAS₂，SP‾\overline{\text{SP}}SP/EN‾\overline{\text{EN}}EN；
（4）端口地址选择信号CS‾\overline{\text{CS}}CS和A₀。

2、8259A的中断管理方式

8259A对中断的管理可分为两类：

中断优先权的管理
- 完全嵌套方式：按IR0～IR7排队，不能例外
- 自动循环方式：优先级自动轮换
- 中断屏蔽方式：优先级指定轮换
- 特殊完全嵌套方式：按IR0～IR7排队，但同级可中断，用于多片级联
中断结束的管理
- 完全嵌套情况
- 自动循环情况
- 特殊完全嵌套情况

3、8259A的编程与应用

8259A有7个命令（ICW₁～ICW₄和OCW₁～OCW₃），但只有 2个命令端口。采用定点分配命令端口地址及按顺序写入命令相结合的办法。

初始化命令——预置命令字ICW（工作前写入）
- 中断请求触发方式的设置及8259A芯片数目的选择（ICW₁）
- 中断类型号的设置（ICW₂）
- 中断级联方式的设置（ICW₃）
- 特殊完全嵌套方式的设置（ICW₄·D₄）
- 缓冲器方式的设置（ICW₄·D₃D₂）
- 中断结束方式的设置（ICW₄·D₁）
操作命令——操作命令字OCW
- 写中断屏蔽寄存器（OCW₁）
- 非自动中断结束方式的接作（OCW₂）
- 查询中断方式的操作问（OCW₃·D₂）
- 特殊屏蔽方式的操作（OCW₃·D₆D₅）
- 读状态操作（OCW₃·D₁D₀）

8259A初始化注意事项:
1、初始化命令字ICW1～ICW4的写入次序是固定不变的 8259A初始化流程图
2、ICW1写入偶地址端口，ICW2～ICW4写入奇地址端口
3、对每片8259A， ICW1 和ICW2是必须设置的，16位微机系统，还必须设置ICW4，当系统为多片8259A级联时，还要有ICW3。
4、多片8259A级联时必须分别对主片和从片进行初始化，写入各自的ICW3。
5、只有在8086／8088系统或者需要设置全嵌套方式、缓冲方式，中断自动结束方式等情况下，才需要ICW4。

9.7 IBM PC硬件中断

略（P248）

第十章 DAC和ADC及其应用

把模拟量转换为数字量的转换过程称为模数转换，即A/D转换；把数字量转换为模拟量的转换过程称为数模转换。即D/A转换。

10.1 物理信号到电信号的转换

1、温度传感器
2、湿度传感器
3、气敏传感器
4、压电式和亚阻式出传感器
5、光纤传感器
6、位移——数字转换器

10.2 DAC及其接口技术

DAC的功能是把二进制数字量电信号转换为与其数值成正比的模拟量电信号，其中一个重要的参数就是分辨率。CPU对DAC的数据传送是一种无条件传送。D/A转换器接口的主要任务是解决CPU与DAC之间的数据缓冲问题。

1、AD558（并行8位DAC）

由内部锁存器、T型解码网络和晶体开关组成，锁存通过CS‾\overline{\text{CS}}CS和CE‾\overline{\text{CE}}CE两信号控制。

2、TLC5620（串行8位DAC）

TLC5620是一个4路串行8位电压型输出DAC，带缓冲参考电压输入（高阻抗）。

功能框图
由8位DAC、8位移位寄存器、接收串行移入的二进制数、4路参考电压输入端、2倍电路提供最大值为2倍于参考电压的输出、加电复位电路和控制电路。
引脚功能
- CLK：串行接口时钟。
- DATA：串行接口二进制数输入端。
- LDAC：装载DAV。
- LOAD：串行接口装载控制。
- GND：模拟地和数字地。
- V_DD：正电源电压端。
- DAC_A ~ DAC_D：DAC的A路到D路模拟输出。
- REF_A ~ REF_D：参考电压输入至DAC_A ~ DAC_D。
工作原理
TLC5620基本的数据写入方式是LDAC控制更新方式，分三步操作。第一步是串行输入数据，当LOAD为高时，在CLK的每个下降沿数据通过DATA端串行输入到移位寄存器中。第二步是所有数据位均被写入后，LOAD发送负脉冲将数据从串行寄存器写入第一级数据缓冲寄存器中。第三步是LDAC发送负脉冲，把数据打入第二级寄存器，DAC输出电压被更新。
数据格式为：2位的DAC选择信号A₁A₀，1位范围信号位RNG(选择1倍或2倍参考电压输出)，最后是8位的数据，最高位在前。

V_o(DAC_A|B|C|D) = REF x CODE/256 x (1 + RNG)
与8086CPU的接口
略（P261）

10.3 ADC及其接口

A/D转换器的功能是把模拟量转换成数字量。
分辨率：指A/D转换器能够转换成二进制数据的位数；
转换时间：指从输入启动转换信号开始到转换结束，得到稳定的数字输出量为止的时间；
转换速率：每秒转换的次数。

1、A/D转换原理

A/D转换器还可分为直接和间接A/D转换器。所谓直接A/D转换器，是把模拟信号直接转换成数字信号，如逐次逼近型、并联比较型等。间接A/D就是把模拟量转换为其他形式的量，然后通过简单电路转换为数字量。

2、A/D转换与微机接口技术的一般原理

ADC是微机的一种输入设备，其接口技术的关键是三态总线输入问题和时间配合问题。

三态总线输入问题
A/D转换的结果在数据寄存器中保留，直到下一次启动转换为止。大多数微机不希望这个数据简单地加在其数据总线上，而是在执行相应的输入指令时才加到数据总线上。因此，ADC转换好的数据必须经过缓冲三态器件与微机数据总线相连。
有的ADC芯片带有三态输出缓冲器，其控制端为OE(输出允许)。不带三态缓冲器的ADC芯片(如AD570芯片)与微机接口，必须使用三态器件，如8255A或74LS273等。
时间配合问题
ADC从启动转换到转换结束经过的时间快则几微秒，慢则有几毫秒或更长。在一般情况下，A/D转换所需时间大于微机的指令周期。为了输入正确的转换结果，必须解决ADC与CPU取数之间的时间配合问题。ADC芯片一般有三个信号要求控制：启动转换信号(START)，转换结束信号(EOC)和允许输出信号(OE)。
其中，启动转换是由CPU提供给ADC芯片的，ADC芯片接到该信号则开始A/D转换过程，转换完毕，ADC输出一个EOC信号，通知CPU转换结束，数据可用且被送入输出缓冲器中保存。CPU若准备取数，则发出OE信号开通三态门，让ADC将数据输出，完成一个数据的转换过程。

3、A/D转换与微机接口电路

1、延时等待接口电路: 延时等待法是利用CPU执行一条OUT指令，启动A/D转换，然后CPU执行软件延时程序。延时时间一般较所选用的ADC芯片转换时间要长。延时结束，CPU执行IN指令，打开三态门获取ADC 转换好的数据。此时需要两个端口地址：一个是输出端口，其功能是启动ADC；另一个是输入端口，其功能是输入转换结束的有效数据。
2、查询法接口电路: 查询法是由CPU来检查EOC信号。当CPU启动ADC芯片开始转换之后，可去执行其他任务，再通过状态端口来检查ADC是否转换结束。
3、中断法接口电路: 中断方法可以提高CPU的利用率。当ADC转换结束后，由EOC信号向CPU发出中断请求，CPU响应中断在中断服务子程序中读取转换结果。

4、ADC0809

ADC0809是CMOS单片双列直插式模数转换器件，采用逐次逼近原理。ADC0809包括模拟多路转换开关和A/D转换两大部分，可对8路模拟电压分时进行转换。

内部结构

模拟多路转换开关由8路模拟开关和3位地址锁存器组成，可以选通8路模拟输入中的任何一路。地址锁存允许信号ALE将地址线ADD_A、ADD_B和ADD_C进行锁存，然后由译码电路选通其中的一路，被选中的通道进行A/D转换。
引脚说明

IN₀ ~ IN₇：模拟信号的8个输入通道。
REF₊ ~ REF_-：基准电压的正极和负极。
ADD_A、ADD_B、ADD_C：模拟信号输入通道的地址选择线。
ALE：地址锁存信号。
START：启动信号。
EOC：转换结束信号。
OE：输出允许信号。
2^-8 ~ 2^-1：数码输出端。2^-8为最低有效位，2^-1为最高有效位。
ADC0809的有关参数
ADC0809为8位ADC，其分辨率为量程电量的1/256.模拟输入与数字量输出的关系为：

N = (V_IN - V_REF-) / (V_REF+ - V_REF-) x 256
ADC0809的多路转换
在实时控制与实时数据处理系统中，被控制与被测量的电路往往是几路或几十路。对这些电路的参量进行模数、数模转换时，常采用公共的模数、数模转换电路。因此，对各路进行转换是分时进行的。此时，必须轮流切换各被测(或控制)电路与数模或模数转换电路之间的通道，以达到分时的目的。多路开关可实现分时切换的功能。

5、TCL0831（串行8位ADC）

TCL0831是8位逐次逼近电压型ADC。

引脚
- CS‾\overline{\text{CS}}CS：片选信号。
- IN_N，IN_-：模拟电压差分输入引脚。
- GND：地。
- REF：参考电压。
- DO：A/D转换结果数字量输出端。
- CLK：实时时钟。
- V_CC：电源电压。
工作原理
TLC0831内部集成一个逐次逼近型A/D部件，用来转换由差分(IN₊，IN_-)输入端来的差分信号，当不需要差分输入时，IN_-可接地，信号连到IN₊，作为单端输入。TLC0831的REF端为参考电压输入端，为简化外围电路一般接Vcc。转换后的数据以串行方式输出。
当CS置为低电平时，TLC0831芯片开始工作，在整个转换过程中CS必须保持低电平。转换开始后，时钟信号从CLK端输入。为了保证输入到芯片内的信号稳定，逐次逼近电路在第一个时钟时间内未开始工作，而是从第二时钟起，才进行数模转换处理。在转换过程中，转换数据同时从DO端输出，第一位是最高位(MSB)，8个时钟周期后转换结束。当CS变为高，内部寄存器将被清零。此时，输出电路回到高阻状态。如果需要另一次转换，CS 必须有一个下降沿的跳变。
与8086CPU的接口
可通过8255A的C口实现TCKL0831与CPU之间的数据传输。

10.4 实例

略（P273）