1.1 KeyStone 架构

TMS320C6678系列芯片采用的是KeyStone 架构，TI 的 KeyStone 多核架构为集成 RISC 和 DSP 核以及应用特定的协处理器和 I/O 提供了高性能的结构。 KeyStone是第一个为对所有处理核心、外设、协处理器和 I/O 的非阻塞访问提供足够内部带宽的 KeyStone。这是通过四个主要硬件元素实现的:Multicore Navigator、 TeraNet、多核共享内存控制器和超链接。

到了6678系列增加了Multicore Navigator，Multicore Navigator是一种新颖的基于包的管理器，可控制 8192 个队列。当任务分配到队列时，Multicore Navigator提供硬件加速的分派，将任务定向到适当的可用硬件。基于包的芯片系统(SoC)利用 TeraNet 交换式中央资源的两个 Tbps 容量来移动包。多核共享内存控制器使处理核能够直接访问共享内存，而无需占用 TeraNet 的容量，因此数据包的移动不会被访问内存所阻塞。

TMS320C6678 DSP 是一款基于 TI KeyStone 多核架构的高性能固定/浮点 DSP。该设备结合了新的创新 C66x DSP核心，可以以高达 1.25 GHz 的核心速度运行。对于广泛应用的开发人员，如关键任务、医学成像、测试和自动化，以及其他需要高性能的应用程序， TI 的 TMS320C6678 DSP 提供了 10 GHz 累积 DSP，并实现了一个低功耗和易于使用的平台。此外，它完全向后兼容所有现有的 C6000 系列的固定和浮点 dsp。

6678结构框图

DSP核心介绍

C66x 数字信号处理器(DSP)通过增强和新功能扩展了 C64x+和 C674x DSP 的性能。许多新功能的目标是提高向量处理的性能。 C64x+和 C674x DSP 支持 16 位数据的 2 路 SIMD 操作和 8 位数据的 4 路 SIMD 操作。在 C66x DSP上，通过扩展 SIMD 指令宽度来提高矢量处理能力。 C66x DSP 可以执行在 128 位向量上操作的指令。例如，QMPY32 指令能够执行两个向量之间的元素对元素乘法，每个向量包含 4 个 32 位数据。 C66x DSP 还支持 SIMD浮点操作。改进的向量处理能力(每条指令可以并行处理多个数据)结合 C6000 架构的自然指令级并行性( DSP程序员可以通过使用 TI 优化的 C/ C++编译器来开发非常高的并行性。C66x DSP 由 8 个功能单元、 2 个寄存器文件和 2 条数据路径组成。两个通用寄存器文件(A 和 B)每个包含 32 个 32 位寄存器，总共 64 个寄存器。通用寄存器可用于数据，也可作为数据地址指针。支持的数据类型包括打包的 8 位数据，打包的 16 位数据， 32 位数据， 40 位数据和 64 位数据。乘法也支持 128 位数据。 40 位或 64位长度的值存储在寄存器对中， 32 个 lsb 的数据存储在偶数寄存器中，其余 8 或 32 个 MSBs 存储在下一个上寄存器(总是奇数寄存器)中。 128 位的数据值存储在寄存器四组中，其中 32 个 lsb 的数据存储在一个 4 的倍数的寄存器中，其余 96 个 MSBs 存储在接下来的 3 个上层寄存器中。