QuartusII下verilog设计使用OC8051和VGA两个IP核组成片上系统

本次设计内容是将8051和VGA两个IP核通过wishbone总线进行连接组成一个片上系统，在此系统基础之上可以增加算法。
软件：Quartus II 19.1
调用IP核的方法是来源于opencore上的开源IP核，进行调用，使用的带有wishbone总线的两个IP核。
下面是记录过程：

顶层模块代码如下：

// synopsys translate_off
`include “oc8051_timescale.v”
// synopsys translate_on

`include “oc8051_defines.v”

module oc8051_top (wb_rst_i, wb_clk_i,
//interface to instruction rom
wbi_adr_o,
wbi_dat_i,
wbi_stb_o,
wbi

QuartusII下verilog设计使用OC8051和VGA两个IP核组成片上系统相关推荐

FPGA设计心得（11）关于FIFO IP核使用的一点注意事项
文章目录前言位宽转换分布式ram资源的FIFO不能变换位宽 Block RAM资源可以变化位宽 Builtin FIFO资源不能变化位宽 FIFO 安全电路 FIFO消耗资源输出延迟 Read ...
FPGA设计心得（9）基于DDS IP核的任意波形发生器设计
博文目录写在前面正文设计要求 IP核配置定制输出数据位宽定制相位位宽(或频率分辨率) 输出频率输出正余弦选择以及数据格式其他设置电路设计行为仿真参考资料交个朋友写在前面数据手 ...
FPGA数字信号处理（二）并行FIR滤波器Verilog设计
该篇是FPGA数字信号处理的第二篇,选题为DSP系统中极其常用的FIR滤波器.本文将简单介绍FIR滤波器的原理,详细介绍使用Verilog HDL设计并行FIR滤波器的流程和方法.接下来几篇会介绍串行 ...
FPGA数字信号处理（十六）单级CIC滤波器Verilog设计
该篇是FPGA数字信号处理的第16篇,选题为多速率信号处理系统中常用的CIC滤波器.本文将详细介绍使用Verilog HDL设计单级CIC滤波器的方法.接下来几篇会介绍多级CIC滤波器的Verilog ...
FPGA数字信号处理（三）串行FIR滤波器Verilog设计
该篇是FPGA数字信号处理的第三篇,选题为DSP系统中极其常用的FIR滤波器.本文将在上一篇"FPGA数字信号处理(二)并行FIR滤波器Verilog设计" https://blo ...
Verilog设计实例（3）基于Verilog的单端口同步读写RAM设计
文章目录写在前面正文电路设计行为仿真交个朋友写在前面为什么要写单端口同步读写RAM呢? 没有那么多为什么?就是因为简单.基础,能清晰说明单端口RAM的原理,顺手给出设计,也能说明你的设计 ...
权限系统设计学习总结（4）—— SaaS 平台多租户模式下权限设计
一.RBAC模型 1.1.概念权限设计最常见的就是基于 RBAC 模型.而 RBAC 模型又有 RBAC0.RBAC1.RBAC2.RBAC3 等几种常见的模式.RBAC(Role-Based Ac ...
Verilog设计一个秒脉冲发生器（FPGA)
本文提供用Verilog设计秒脉冲发生器的代码,且在Basys2开发板上验证通过,本代码产生的脉冲周期为1s,可通过改变if语句中的m的判定值来改变脉冲周期. 代码如下: module pps_1(i ...
彻底理解DDS（信号发生器）的fpga实现（verilog设计代码）
DDS(Direct Digital Synthesis)是一种把一系列数字信号通过D/A转换器转换成模拟信号的数字合成技术. 它有查表法和计算法两种基本合成方法.在这里主要记录DDS查表法的fpga ...

QuartusII下verilog设计使用OC8051和VGA两个IP核组成片上系统

QuartusII下verilog设计使用OC8051和VGA两个IP核组成片上系统相关推荐

最新文章

热门文章