matlab中de 乘法符号,FPGA 中的有符号数乘法

FPGA中乘法器是很稀缺的资源，但也是我们做算法必不可少的资源。7系列及之前的FPGA都是25x18的DSP，UltraScale中是27x18，我们可以通过调IP Core的方式或者原语的方式来进行乘法操作。在里面可以设置有符号还是无符号数乘法。

当然，我们也可以直接使用*符合来进行乘法，对于无符号的乘法

reg [7:0] ubyte_a;

reg [7:0] ubyte_b;

(* use_dsp48="yes" *)

output reg[15:0] u_res;

always @ ( posedge clk ) begin

if(rst)

u_res <= 'b0;

else

u_res <= ubyte_a * ubyte_b;

end

有符号乘法可以在Verilog中使用signed来标注。

reg signed [7:0] byte_a;

reg signed [7:0] byte_b;

(* use_dsp48="yes" *)

reg signed [15:0] res;

always @ ( posedge clk ) begin

if(rst)

res <= 'b0;

else

res <= byte_a * byte_b;

end

当然我们也要理解有符号数乘法的原理，其实就是扩位乘法，把高位都补充为符号位。

有符号数乘法：

reg [7:0] ubyte_a;

reg [7:0] ubyte_b;

(* use_dsp48="yes" *)

reg [15:0] res_manul;

always @ ( posedge clk ) begin

if(rst)

res_manul <= 'b0;

else

res_manul <= {{8{byte_a[7]}},ubyte_a} * {{8{ubyte_b[7]}},ubyte_b};

end

关于乘法输出的位宽，我们知道，两个8bits的无符号数乘法，结果的位宽是16bits，但对于两个8bits有符号数的乘法，只要两个数不同时为-128，即二进制0b1000_0000，那么输出结果的高两位都是符号位，我们只需要取低15bits即可。因此，如果我们可以保证两个输入的乘数不会同时为有符号数所能表示的负数最小值，那么乘法结果的高两位都是符号位，只取其中一位即可。

往期文章：

FPGA时序约束教程:

matlab中de 乘法符号,FPGA 中的有符号数乘法相关推荐

matlab中de 乘法符号,MATLAB中的*（乘）和.*（点乘）傻傻分不清？！
MATLAB中点乘和乘的运算 0. 问题场景最近,学校开始有MATLAB计算的课开课啦.很多小朋友都来问我为什么他们的程序无缘无故报错,答案基本都是没有分清*和.*.那么我这里就来讲一讲这俩运算的区 ...
FPGA 中的有符号数乘法
FPGA中乘法器是很稀缺的资源,但也是我们做算法必不可少的资源.7系列及之前的FPGA都是25x18的DSP,UltraScale中是27x18,我们可以通过调IP Core的方式或者原语的方式来 ...
FPGA中值滤波实现并Modelsim仿真，与MATLAB中值滤波进行对比
文章目录一.中值滤波算法二.FPGA实现中值滤波 2.1 3*3窗口的生成 2.2 排序模块 2.3中值滤波模块 2.4 整体RTL图三.modeslim仿真四.matlab中值滤波五.效果 ...
matlab中符号对象的数据类型是,符号对象(Symbolic Object)的使用
符号对象是什么?符号对象是Matlab中一种特殊的数据类型, 其实质是"a data structure that stores a string representation of the ...
matlab中双引号_MATLAB的21种特殊符号，总有一种你不知道的用法
本文所指的特殊符号是指除了字母.数字.运算符以外的符号,包括:=;(), []:.{}''""%@~.../\*!?..+.我尽量先从常见的符号说起,非新手可以跳过前面的常见符号. ...
fpga中求有符号数的绝对值
fpga中求有符号数的绝对值这是网上找到的方法 function [7:0] abs; input [8:0] data_in;if(data_in[8]) abs=1+(~data[7:0]);e ...
【MATLAB】符号数学计算（二）：符号运算中的运算符和函数
一般的这里就不再列举 1.算术运算符号运算符号" ' "." .' "分别实现矩阵的共轭转置和非共轭转置. >> syms a b c d; &g ...
matlab verilog 接口,使用SystemVerilog简化FPGA中的接口
FPGA工程师们应该都会吐槽Verilog的语法,相当的不友好,尤其是对于有很多接口的模块,像AXI4/AXI-Lite这种常用的总线接口,动不动就好几十根线,写起来是相当费劲. 当然现在Xilinx ...
fpga中例化乘法器_“安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛------Spartan3硬件乘法器使用详解（4）...
h前面已经介绍了Spartan3系列FPGA中硬件乘法器的用途.调用方法.结构特定等等,还介绍了使用一个专用硬件乘法器同时处理两个乘法的方法.接下来对它的一些具体使用方法做更深入的介绍. 1. 使用X ...

matlab中de 乘法符号,FPGA 中的有符号数乘法

matlab中de 乘法符号,FPGA 中的有符号数乘法相关推荐

最新文章

热门文章