AD23与STM32 Nucleo-64板

一、AD23

1、shift+R：改变布线模式

PCB Editor —> Interactive Routing —> 布线冲突方案
常用方案：忽略阻碍 Walkaround阻碍
注：线走出来之，再用快捷键改变布线模式

2、shift+W：布线时改变布线的宽度

PCB Editor —> Interactive Routing —> 偏好
添加常用线宽
注：线走出来之，再用快捷键改变布线宽度

3、PCB Editor —> Defaults —> Primitive List —> plolygon

选第二项“Pour Over All Same Net Object”
Remove Island Less Than “50 sq.mil”
移除死铜和优化空旋转也勾上

4、PCB Editor —> Defaults —> Primitive List —> Via

Solder Mask Expansion -> Manual
Top Bottom 勾选 tented -> 过孔盖油(设置为默认)
设置默认过孔大小 8-16mil
但是太小需要收费
一般0.3mm-0.5mm可以
也可以放完过孔之后，在属性里调大小和是否盖油

5、新建工程文件

文件 -> 新的 -> 项目
修改项目名和文件夹
建完后，会多一个文件夹
然后再新建原理图和PCB
新建原理图库和PCB库

6、快捷键

菜单栏上时，Ctrl+鼠标左键，设置快捷键
F2:交互式布线(走线命令)
P+L:放置线条
F3:放置过孔
F4:放置铜皮
T+G+R:重铺选中的铜皮
F6:在矩形区域内排列器件
F9：交换两个器件的位置(先按F9，再依次点两个器件)
1：通过x/y轴进行位移(字母上面的数字)
2：线选(字母上面的数字)
3：框选(字母上面的数字)
4：移动命令(字母上面的数字)
7：挖铜命令(字母上面的数字)(整板地铜添加完成后，此命令用的多，修铜用)
6：差分走线(字母上面的数字)(需要设置某对线为差分线)
ALT+F1：修整铜皮边缘(按下后，铜皮出现小圆点，点中，重铺)(铺铜时，出现尖刺，使用该命令修改之)（好像可以补铜）（拖点也行，以点为起点和终点再次铺铜也行）
4：左对齐
8：顶对齐
6：右对齐
2：底对齐
AC:垂直中心对齐（系统自带快捷键）
AV：水平中心对齐（系统自带快捷键）
F5:颜色开关（系统自带快捷键）
F11：菜单栏开关命令（系统自带快捷键）
7：水平分布
9：垂直分布
ˋ:删除按键（注意：设置快捷键时，要设置为 ALT + ˋ）
ALT+F3：补一块铜皮

V+B:板子反转
L：左键选中元器件，L换层
ctrl+shift+鼠标滚轮：切换不同层

ALT+鼠标左键：高亮显示（Ctrl+鼠标左键？）
U+M:多根走线，选中后

X,Y：镜像
shift+左键：多选
P+L：放置线
shift+空格：改变线改变方向的模式

E+A：特殊粘贴

二、PCB封装设计规范

1、封装基本组成元素

焊盘、丝印、位号字符、1脚标示、器件最大高度、极性标示、原点(放置中心OR1脚)
注：PCB封装库 -> 3D元件体 -> 修改高度

焊盘：

规则焊盘
Thermal Relief：热风焊盘（花焊盘，十字连接，负片中）(正片层：信号层；负片层：内电层)(负片层，双击赋予网络)(十字连接时，手工焊接更好焊接，直连时，散热更快)
Anti Pad：隔离焊盘，饭焊盘；焊盘与覆铜的间距，负片中有效
Solder mask：阻焊层：一般比焊盘大2.5mil：防止绿油覆盖焊盘
Paste mask：钢网层
直插器件：波峰焊
贴片器件：回流焊

丝印：

丝印常规线宽：6mil 8mil
位号丝印字符：线宽5mil 字长30mil 字高25mil(allergo)

2、STM32G474RET6芯片封装创建

看芯片建议封装的尺寸图(补偿后的值)
设置1脚焊盘
求1脚焊盘的坐标值（焊盘的中心为坐标点）（注意盖油，有阻焊）
ctrl+c 后再 E+A：选择性粘贴粘贴阵列，16个引脚
注意：1脚焊盘可能有两个，要删一个
再设置其它列
画完焊盘，再画丝印
中心原点画十字丝印，再移动
之后再画1脚标识

3、LD1117S50TR芯片封装创建

要进行封装管脚补偿

三、PCB布局分析与详细布局实操

1、原理图介绍

连接器 SB
将logo做成封装
USB差分控90om阻抗
晶振下面不走线，禁布区
多路供电
原理图编译 -> 工程文件 -> 右键 -> project options
检查四项：重复位号，网络悬浮，电源网络悬浮，单端网络 -> 致命错误

工程文件 -> 右键 -> Validate PCB Project -> 进行原理图编译
没有错误提示，说明原理图没有问题

2、PCB网表和板框的导入及层叠设置

PCB网表导入

为原理图中的器件分配好封装
PCB中 -> 设计 -> 导入变更
Room不用导入，右键禁用同类
验证变更 -> 执行变更
有错误出现 -> 点击报告变更 -> 导出错误的表
有分配封装，但是找不到
重新分配封装操作：
封装管理器 -> 全选器件 -> 右边全选封装 -> 右键 -> 改变PCB库 -> 任意库 -> 验证 -> 接受变化(创建ECO) -> 验证变更 -> 执行变更
返回PCB，重新导入变更

导入成功后，器件上面有绿色报错
1、
工具 -> 设计规则检查 -> 全部DRC关闭 -> 重新打开
-> Electrial 全部打开
-> Manufacturing 打开Net Antennae （经过孔后，有线延伸，类似天线）（网络天线）
2、
设计规则 -> 间距规则clearance -> 忽略同一封装间距

T+M：复位？
N：隐藏飞线
布局布线时，关闭丝印显示

板框导入

L：显示机械1层
导入DWG/DXF文件
选择单位mm（与CAD保持一致）
默认线宽10mil
PCB层选择机械1层（同一层即可）

选中板框 -> 设计 -> 板子形状 -> 按照选择对象定义 -> (D+S+D)
重新放置原点，到合适的位置。

层叠设计

为避免电气因素的干扰，信号层和电源层必须分离
根据电路的规模、电路板的尺寸、电磁兼容（EMC）的要求，确定PCB的层数
以4层板为例
叠层基本规则：
1、元件面、焊接面为完整的地平面（屏蔽）
2、尽可能无相邻平行布线层（相邻两层垂直布线）
3、所有信号层尽可能与地平面相邻（最好有一个地层相邻）
4、关键信号与地层相邻，不跨分割区（需控阻抗的信号，不跨两个铜皮，若跨越，会造成阻抗突变）
敏感信号（晶振信号）
层叠方案：
1、
sin01 (关键信号，放置主要元器件)
GND02 (相邻地平面)（负片）
PWR03 （正片OR负片）
sin04
2、
sin01
PWR02 （正片OR负片）
GND03 (相邻地平面)（负片）
sin04 (关键信号，放置主要元器件)

设计 -> 层叠管理器(D+K) -> Properties -> Board -> stack symmetry -> 勾上时，成对添加层（一般不勾）
一般一个层一个层的添加
右击，在某一层之上或者之下添加层，选择正片层或负片层
ctrl+s保存后，退出

20H原则：
H指电源层和地层的距离，电源层比地层内缩20H。
一般GND层内缩20mil，PWR层内缩40mil。
负片层内缩可在层叠管理器中设置
Name左侧的# -> 打开“Pullback distance” -> 打开后直接设置即可
设置完成之后，白色虚线为板框，蓝色粗线就是内缩的距离。可以将内缩距离调大，查看变化。

正片层在设计规则中设置内缩距离
在PWR03放置过孔并赋予3V3网络 -> 返回板框层 -> 选中板框 -> 工具+装换+从选择的元素创建铺铜（T+V+G）
-> 将铜皮放在PWR03层，并赋予3V3网络 -> 设计规则 -> Manufacturing -> Board Outline Clearance
-> 右键创建新规则 -> 最小20mil（所有信号层）（一般所有的信号层都需要设置内缩）（各层距板框最小10mil）
-> 右键创建新规则 -> 选用Layer -> 选择PWR03 -> 设置40mil -> 应用
-> 检查优先级 -> 确定
再重新铺铜，可以看见铜皮已经内缩
可以将铜皮及过孔删除，方便后面的布局布线

3、可装配性分析

使用华秋DFM软件，分析PCB板，分析Gerber文件（打开更快）
可以生成3D效果
一键DFM分析
检查PCBA
-> 元器件间距(自动化贴片时，工艺边设计)
-> mark点，方便贴片

4、交互式模块化布局

大体布局
建立电源类PWR，设计 -> 类 -> Net Class，添加自己认识的，这里是16个
PCB -> PWR -> 右键，连接 -> 关闭
关闭PWR飞线
先布大器件
按照信号流向，将器件的大体布局做出来
电源，给谁供电，放在谁的旁边
放置M3的定位孔，将板框圆弧放置直角的线，然后偏移

放置焊盘 -> 盖油去掉 -> X/Y：3.5mm -> hole size：3.5 -> 圆形 -> 所有层 -> 非金属化孔
非金属化孔，内径外径等大

金属化孔与非金属化孔
-> 孔的属性中 -> Plated -> 勾上为金属化孔 -> 点击锁定，将其固定
四个角的圆弧，都连接为直角，再将第一个孔复制，选择参考点，将其粘贴到其他三个角

5、PCB布局

精细化布局
记得使用过滤器，对齐操作
座子与定位孔对齐时，需要将定位孔解锁
座子确定位置后，将其锁定
连接器，同一位置，顶底层放置（例，PC4接两个连接器，顶底层放置）（顶底贴）
原理图和PCB分成竖的两栏，方便查看
晶振类差分走线
F9 器件互换位置
晶振所在的连接器，先放可以再放连接器，一般晶振下方不走线
滤波电容可以放在底层
4移动的时候，也可以选参考点
板上所有的LED灯，全摆在一个位置
BGA用丝印规定禁布区，2mm
BGA走线时，设置Walkaround
BGA不扇孔时，外围器件不好确定位置，可打孔占位后再确定外围器件
G+G调出栅格，改变
输入输出环路最小
T+C好像是交叉探针

四、PCB布线思路分析与详细布线实操

1、阻抗知识介绍与计算

简单理解，就是设计线宽和线距，以满足阻抗要求。
参考层可以是地层，也可以是电源层。
影响阻抗的因素：介电常数、介质厚度、阻焊厚度、线宽、线距。
阻抗匹配，使信号传输过程中，不产生反射，降低传输损耗、使信号完整。
计算阻抗需要的条件：板厚、层数、基板材料、表面工艺、阻抗值、阻抗公差、铜厚。
一般、介质厚度、线距（指差分线）越大，阻抗值越大。介电常数、铜厚、线宽、阻焊厚度越大，阻抗值越小。
-> 增加介质厚度，提高阻抗
-> 增加线宽，减小阻抗
-> 减小铜厚，增大阻抗
-> 增加介电常数，减小阻抗。通常FR4板介电常数为39.-4.5。
-> 刷一遍阻焊，使单端线的阻抗下降2om，使差分线的阻抗下降8om。刷两遍，下降值为一遍时的两倍。刷三遍时，不再变化。
半固化片，介电常数常用为4.2
外层 20mil过1A
内层 40mil过1A

ART代表什么意思？好像是走线层。
上线宽与下线宽差1mil or 0.8mil
华秋DFM计算阻抗更简单。
工具 -> 阻抗计算
确定层数、板厚、外层铜厚、内层铜厚、结构
设定需求阻抗，阻抗层，阻抗模式
然后确定线宽，线距，会生成当前阻抗值
再修改线宽，不断调试，使计算出来的阻抗值符合预期要求
阻抗算小不算大，往小点算。
最终计算的线宽为6.3mil，线距5mil
导出压合结构和阻抗参数

只有USB差分，控90om阻抗。是否需要控阻抗，由芯片数据手册确定。
差分要求，间距小于等于两倍线宽 s<=2w

2、可制造性分析

有控阻抗线时，参考层不能用网格铜
常用过孔8/16 10/20 12/24mil 本次采用12/24mil的过孔
-> 过孔到线（内层）：4层板>=8mil,最小6mil，每增大2层加大2mil
-> 插件孔到线（内层）：4层板>=12mil,最小7mil，每增大2层加大2mil
-> 过孔到线（外层）：建议12mil，最小8mil
-> 插件孔到线（外层）：建议12mil，最小10mil

铜、焊盘、线距距板边10mil

最小孔径建议0.3mm
槽宽最小0.45mm
盲埋孔建议小于0.5mm，盲埋孔避免出现叠孔
半孔，邮票孔
封装距焊盘不小于 8mil

3、设计规则创建

1、电气规则

1、间距规则
最小6mil
2、短路规则
不允许短路
3、Un-Rounted Net
检查不完全连接

2、布线规则

1、线宽规则
6-6-20mil 布线时SHIFT+W改变线宽
新建PWR规则，应用PWR类，10-15-200mil
设置优先级
2、Rounting Via Style
12/24mil的过孔
BGA扇孔时，用8/16mil
3、Differential Pairs Rounting
暂定

3、Mask规则（阻焊和钢网）

1、Solder Mask Expansion
顶底层外扩2.5mil，焊盘不允许盖油，盖油后无法焊接
2、Paste Mask Expansion
钢网与焊盘等大，不需要调

4、Plane规则（内电层）

1、连接风格
全连接
2、Power Plane Clearance
不是一个网路时，焊盘与铜皮避让的间距，建议20mil，又称反焊盘，铜皮避让，（！！！这个板子没必要这么大，设为6mil即可，太大连通性不好）
3、Polygon Connect Style
简单风格：通孔焊盘和smd和过孔
高级风格：通孔焊盘和smd和过孔分开空气间隙宽度10mil 导体宽度20mil
一般smd 通孔十字连接，过孔全连接
十字连接更好焊接

该板，全连接也行

5、测试点（新能源常用）

6、Manufacturing

1、Net Antennae
天线公差 0mil
2、Board Outline Clearance
板框的内缩和外扩设置

7、High Speed

1、Matched Lengths
等长调节

打开信号线的飞线，规划线的走向

4、PCB扇孔

设置默认孔的大小为12/24mil
T+P：调出设置
按住ALT，鼠标选管脚 -> 高亮
铺铜 GG 格点设置1mil
ALT+F3：补一块铜皮
十字连接时，补铜皮
T+G+R:重铺选中的铜皮
ctrl+D：View Configuration -> 所有30%透明度 -> 铜皮50%透明度
两个10/20mil的孔，过1A的电流
放置填充 -> 会避让
最小环路

USB添加差分对：
PCB -> Differential Pairs Editor -> 右键添加类 -> 90om -> 确定
-> 下方“添加”（手动）/从网络创建（自动） -> 以_P和_N区分 -> 添加至90om类
-> 设置规则 -> 规则向导 -> 下一步 -> 前缀添加90om
-> 在差分对长度内 -> 公差5mil -> 添加线宽和线距
如果有问题，删除90om内的差分对，重新添加，试试
设计规则时，可以修改差分线的规则。
间距规则可能会报错，为差分线新建间距规则。优先级更高。
差分线，要用差分布线命令。

“差分线”
差分线需要等长处理，误差5mil

添加USB类
PCB -> Nets -> 右键添加类USB -> 选择需要添加的线（不需要全部选中）-> 右键，网络操作->将所选择的线添加到类中->选择USB

差分线，需要设置为一个整体，使用xsignal的功能
Xsignal 的使用：
创建Xsignal类
设计->类->xsignal类->右键，添加类->重命名为USB
查看起始器件的位号，这里为CN1,查看结束器件的位号：这里为U5
设计 -> xsignal ->创建xsignal -> 选择起始器件CN1，选择结束器件U5 ->Net class 选择USB ->最下面include created xsigned into class 选择USB ->点分析->再点确定

可以看到，两组线有飞线连接，为一个整体

然后进行等长操作
PCB ->xsignal -> USB ->可以查看差分线的长度
将铜皮移动10000mil
等长时，绕小拱，小拱距另一条线的距离，不得超过未等长时的线距的两倍，这里等长前线距未5mil，所以小拱距另一条线的距离不得超过10mil

再把铜皮移动回来，重新铺铜

可以引出线后，再铺铜。
两快不同的铜皮可以合并为一块铜皮。

BGA扇孔时，先断开BGA的接线
扇BGA的孔时，TP，将默认孔的大小改为8/16mil
将间距规则由6mil改为5mil
将Rounting -> Rounting Vias中改为8/16mil
否则可能扇不出
-> 布线 -> 扇出 -> 器件（U+F+O） -> 只勾选“扇出外面两行焊盘” -> 确定
扇完后，再将上面修改回来。
BGA直接可以出线的扇孔，可以删除，直接出线
BGA 线宽6mil，出不来线。
设计 -> ROOM -> 放置矩形ROOOM
规则 -> 间距规则 -> Custom Query -> 输入WithinRoom(‘RoomDefinition’) -> 5mil
规则 -> 线宽规则 -> 设定room -> 输入WithinRoom(‘RoomDefinition’) -> 5.5mil
shift+R：改变布线模式

将旋转步进改为45度，可以修改BGA内扇孔的方向。4 移动。
BGA地孔可以多添加一些，连接在一起。
BGA滤波电容，放在底层。看情况调整。
shift+s：切换单层显示
shift+e：吸附格点？
GND也要扇孔，否则后期铺铜之后，某块GND网络可能不能与整个GND连接。
晶振要包地处理。形状不用非得对称。
散热焊盘要多打孔。
U+M:选中后，多根走线
先把线拉出来，代表往哪个方向走线。

多个器件重合时，右键进行选择。
N -> 显示网络 -> 左键点网络，显示飞线，高亮
晶振类差分走线。

按住shift+框选：多选器件？

芯片中两个紧贴引脚的滤波电容，放在VCC和GND引脚的下方，上方引脚分两边打孔，再连接，保证环路最小。
对照原理图，画PCB。
芯片的一个脚，可以出四根线。

5、PCB布线

从最密的地方开始布线。
L：左键选中元器件，L换层。
晶振包地线的打孔，比较灵活，可少打孔
孔无网络时，选中所有的孔，ctrl+x，ctrl+v，重新放置到线上，就赋予网络了。
晶振正下方不要走线即可。

固定孔，设置禁布区

孔对齐，很重要。
一根导线，不要超过三个过孔。孔会产生寄生电感和寄生电容。
先不管报错，把线走通。再分析，修改。留住走线多的，牺牲少的线。

6、电源信号的处理

电源比较多
修改不同电源信号的颜色，以示区分。
PCB -> 网络 -> 选择PWR网络 -> 勾上具体的网络 -> 右键 -> 显示替换
顶底层没法走线之后，再选择PWR层，这里PWR层为正片层，第三层是PWR，电源层
电源最好铺铜连接
线可以直接连到铜皮
不知道电源电流大小时，铜皮铺大点

放置禁布区
放置一个圆到顶层 -> 禁布区的半径比圆的半径大20mil
将这个圆特殊粘贴到Keep-out 层
将Keep-out 层的圆放置到另外三个圆

座子，电流最少按照2A设计。
5V 20mil
过孔间，能过一根线时，铺铜不会割裂

PWR铺铜，可过晶振

BGA的PWR全铺铜
大电流打多个孔时，所有孔都要铺铜
PWR规则优先级比Room高

电源层换层时，多打孔，要满足载流。
晶振的包地线，还是要打打孔。

7、走线优化及DRC消除

工具 -> 运行DRC
BGA的DRC可以忽略 -> 设计规则检查器 -> eletrical -> un-connected pin（有开路）
90om的差分对的规则优先级更高些。
walk round走BGA更好

添加差分对，再添加差分对的类，再设计差分对的规则
差分对有问题时，重新添加，重新走线。

爬电距离，针对高压，其规则可设为零
-> DRC全部消除
Panels -> PCB Rules And Violation -> 配合规则检查，双击违反的规则，有提示
空间充足时，线间距适当调大

再检查电源类的连接
PCB -> NET -> PWR

搞定之后，添加整板地铜（有BUG，删不掉部分板框）（重启PCB）
在跑遍DRC
un-connected pin 规则可删除

切换板框层 -> 选中板框 -> T+V+G -> 将所选转化为铺铜 -> 在属性中进行设置 -> 网络GND 实心铺铜
铺完底层铜之后 -> 选中底层铜皮 -> 复制 -> 特殊粘贴到顶层和PWR层 -> 赋予GND网络 -> 重新铺铜（稍微等待，比较卡）

添加缝合孔 -> 栅格距离150mil -> 网络GND -> 过孔顶底层盖油 -> 孔径：从过孔样式的规则导入 -> 确定

可添加泪滴

处理碎铜
选中铜皮 -> Remove Neck Less Than 40mil(间距小于40mil时，无铜皮) -> 点击上方重铺
BGA下方的碎铜 -> 挖掉 -> 快捷键7 挖铜命令
7 挖铜命令将类似天线的铜皮挖掉，挖根部即可

内层PWR网络，一般不铺整板的铜，一般哪里有GND网络,就在哪里铺小块的铜（范围也比较大）（跟整板地铜类似，但是不会产生碎铜），没有GND网络、但是空较大的地方，打几个地孔，然后铺铜
空较大的地方，可以手动打地孔
空较大的地方，补几个地孔，再铺小范围的铜

完成后再跑一遍DRC

五、生产资料的整理

1、丝印调整及LOGO添加

L -> 显示第二层GND
过滤器 -> 器件 -> 选中所有器件 -> 打开丝印层的位号Designator
过滤器选择所有 -> 找一个位号 -> 查找相似对象 -> Designator -> 选择Same -> 确定（防止选择1脚标示）

Text Height ： Stroke Width -> 30mil ： 5mil（常规）
空间大时 -> 25：5mil
空间小时 -> 45：8mil

手动调整丝印位置
L -> 关闭信号和内电层显示 -> 打开顶层丝印和顶层阻焊 -> 一层一层的调整
拒绝丝印上阻焊层
旋转步进调为90度
过滤器 -> 只选择TEXT
按住ctrl+鼠标框选 = 多选 -> 对齐操作
（有点卡？）

并列6个器件，一边放三个丝印，可以区分
空间不够时，将位号放在一个区域，放置丝印将其框选，放置文本，设置大小，输入文本A，将器件进行同样的操作，可以区分。

BGA区域的器件位号（在底层） -> 将位号按照器件的位置和方向进行摆放 -> 将BGA和位号框起来，就不用分别框住，再加标志进行区分了

V+B：反转板子

添加logo -> 有点卡
一共5个logo
可以让铜皮不显示
3D视图下，也可以拖动LOGO

放置凡亿和华秋的LOGO
放置 -> Graphics -> logo放多大，就框多大 -> logo在素材文件夹里 -> 质量最低 -> 放在丝印层
-> 右键联合 -> 生成联合 -> 调整联合大小

logo不要放太近
调完后，看3D显示效果

2、拼板介绍与实操

V-CUT：规则板
邮票孔：异形板
异形拼板

0.5mm = 20mil

mark点的制作（光学定位点）
放置表贴圆形焊盘 -> X/Y=1mm -> 放置直径3mm/半径1.25mm的圆(金属走线顶层)将其包裹住 -> 焊盘的阻焊外扩0.3mm -> 右键联合为一个整体
顶底层距板边3mm各三个
移走铜皮，放置mark点，再把铜皮移回来，重新铺铜
只要有器件，就需要放MARK点

E+K:裁剪导线

标注长宽尺寸
放置 -> 尺寸 -> 线性尺寸
板框层，只能存在板框，需要L新建机械层，将标注的线性尺寸放在其他层。

放置层名称（为了出PDF时，便于观看）
放置 -> 字符串 -> table键 ->把text删掉 -> 右边Frame -> （x）+ -> 点击层名称 -> 调节大小为高：宽 -> 60-10mil
放置TOP -> 按数字键的加号换层 -> 再放置 -> 顶底层丝印也要放置
底层BOTTOM需要镜像一下，另存为。（底层丝印也需要镜像）
共6个
加钻孔表是7个

放置钻孔表
放置 -> 钻孔表（如果嫌大）
放置 -> 字符串 -> table键 ->把text删掉 ->（x）+ -> 选择’.Legend’ -> layer选择drill drawing(钻孔表放在钻孔层)
-> 出现一行英文，可代替钻孔表

然后进行V-CUT拼板。
看情况，拼2片，或拼4片（有突出器件时，是否需要旋转）
华秋DFM，进行拼板。AD软件也可以拼，但是不快捷。
打开软件 -> 导入PCB -> 工具 -> 拼板 -> 选择拼板层：自己命名 -> 拼板模式：常规 -> 确定拼2片
-> 拼板参数：X 2 Y 1 -> 应用 -> 只要新板框画出来即可。 -> 工艺边：左右各5mm -> 应用 -> 查看板框的变化 -> 输出拼板层（多一个Gerber文件）

AD进行拼板。
板框层（机械1层） -> 复制板框 -> 右边粘贴 -> 可在另一个机械层画一个标示，小旗 -> P+L：在机械1层画一个工艺边，宽5mm -> 再加Mark点，三个非金属化孔。
shift+左键：选择重合器件

3、光绘文件的输出

输出PDF和Gerber文件
PRJ文件夹：放PCB的工程文件
ASM文件夹：放PDF文件
SMT文件夹：放器件坐标文件
CAM文件夹：放Gerber文件

可用华秋DFM进行文件输出。
打开软件 -> 导入PCB -> 文件
-> 导出装配图PDF文件 -> 放到ASM文件夹 -> 保存
-> 导出PDF文件 -> 选择需要导出的层 -> 机械1层四层顶底层丝印 -> 是否合并图层 -> 放到ASM文件夹
-> 导出Gerber文件
-> 导出BOM和坐标文件
bom一般在画完原理图之后，就可以导出，不用在PCB完成后导出
坐标文件由于SMT贴片
拷贝Gerber文件中，后缀为.GBP和.GTP的文件，放到SMT文件夹中。这两个文件为顶底层的钢网文件。
-> 导出ODB++文件

AD软件导出文件（所有的输出在一个输出文件夹中）
-> 导出PDF -> 文件 -> 导出PDF -> 当前文档 -> 选择存放路径-> 不导出BOM表 -> 选择需要导出的层 -> 将没用的层移除 -> 钻孔需要勾选 -> 底层需要镜像Mirror -> 下一步 -> 选择颜色等 -> 下一步 -> 完成

-> 导出Gerber文件 -> 文件 -> 制造输出 -> Gerber Files -> 单位选择英寸 -> 右边所有的勾全部选中 -> 重新勾选线路层丝印层阻焊层钢网层机械1层 -> 点击应用
-> 导出钻孔文件 -> 文件 -> 制造输出 -> NC Drill Files -> 单位：英寸格式2：5 -> 确定
-> 导出Test Point Report 文件 -> 文件 -> 制造输出 -> Test Point Report -> 报告格式：IPC-D-356A -> 确定（有错误正常）
（注：Gerber文件 + 钻孔文件 + Test Point Report文件为完整的Gerber文件，需放在一个文件夹里）

-> 输出器件坐标文件 -> 文件 -> 装配输出 -> 一般勾选Center-X Center-Y Designator Footprint Layer Rotation -> 单位：公制 -> 格式：文本 -> 确定
-> 再将Gerber文件中，后缀为.GBP和.GTP的文件，复制过来即可

AD输出文件，果然麻烦些。

4、Gerber文件的DFM检查及值班说明

打开软件 -> 导入PCB -> 一键DFM分析

Mark点到文件大于3.5mm

PCB加工工艺要求说明书！！！

华秋的DFM也可以白嫖下单。

需要对控阻抗的线进行颜色区分。

需要注意的问题：
1、电源网络要加粗，或铺铜
要好好分析电源网络的变化
如：5V是电源，但是5V经过一个座子，后面的也是电源，线也需要加粗或铺铜
要满足载流要求
2、电源输出的滤波电容，按先大后小布局
3、电源输入尽量铺铜处理，先经过滤波电容在进入到管脚
4、输出滤波电容按照先大后小的顺序靠近管脚进行摆放
5、晶振下面不要走线
6、过孔不要上焊盘

完成后好好检查
有时候后人工不能检查的很仔细，华秋DFM可以辅助检查