FPGA学习---Quartus II新建工程

用流水灯来演示一下如何新建 FPGA工程。

首先新建存放项目的文件夹led

在led文件夹中新建3个文件夹par、rtl、sim。

par文件夹用于存放工程文件，rtl存放源代码，sim存放仿真文件。然后打开Quartus II 软件。

打开Quartus II后，界面上有两个选项，一个新建项目向导，一个打开工程。

由于还没有工程文件，所以这里要选择新建工程向导。

下来直接点下一步。

这里设置工程路径，工程名。

点第一个选项后面的显示3个点的按钮，然后文件路径选择到刚才新建的led文件夹中的par文件夹。然后点选择文件夹按钮。

然后在第二项文件名下输入led，第三个选项下面会自动出现led。然后点next按钮。

这个界面是添加已经存在的文件，由于还未编写文件，所以这里直接点Next按钮，跳过选择。

左上角设备家族中选择 Cyclone IV E系列，右边的封装选 FPGA，引脚数选则256，速度等级选择8.底下的芯片型号选择EP4CE10F17C8。

这里要根据自己使用的芯片型号去选择，本示例中使用的是EP4CE10F17C8。设置好之后点Next按钮。

这个界面是设置仿真软件，如果不使用仿真软件的话，直接点Next按钮进行。本项目中需要使用仿真软件，仿真工具选择Modelsim，语言格式选择 Verilog HDL，然后点Next按钮。

这时候会跳转到软件主界面，说明工程已经新建完毕了。

这时候在led文件夹下par文件夹里面就会多出来几个文件，这个就是新建的工程文件。

rtl文件夹和sim文件夹里面此时依然是空的。

下来要给工程里面新建文件

选择 File ---- new，新建工程文件。

在打开的新建文件中选择Verilog HDL File文件，然后点OK按钮。

这时候会新建一个Verilog1.v的文件，在这个文件中输入代码。

module led(input sys_clk,                    //系统时钟input sys_rst_n,              //系统复位，低电平有效 output reg [3:0] led            //4个LED
);
// reg define
reg [23:0]   counter;
//计数器对系统时钟计数 计时0.2秒
always @(posedge sys_clk or negedge sys_rst_n) beginif(!sys_rst_n)counter <= 24'd0;else if(counter < 24'd10)counter <= counter + 1'b1;elsecounter <= 24'd0;
end
//通过移位寄存器控制IO口的高低电平，从而改变LED的显示状态
always @(posedge sys_clk or negedge sys_rst_n) beginif(!sys_rst_n)led <= 4'b0001;                   //always中必须用寄存器类型，不能用wire类型else if(counter  == 24'd10)led[3:0] <= {led[2:0],led[3]};    //计数器为0时，将最高位移动到最低位elseled <= led;
end endmodule

代码添加完成之后点保存按钮，将文件保存再led文件下的rtl文件夹中，保存的文件名为led。

保存成功后，软件界面中文件名就会自动变为led.v

然后点工具栏中的开始编译按钮，编译工程。

编译完成后，左上角task窗口中就会全部显示绿色对号，同时最下方的信息显示框也会显示代码的错误和警告数量。

代码编译没有错误后，就要对代码中的输入输出口分配引脚。

点击工具栏中的Pin Planner按钮。

打开引脚分配界面

在Location位置直接输入引脚号，led[3]对应的是F9口，就直接在Location位置输入f9，输入完后按回车键。

软件会自动选择PIN_F9选项，其余引脚按照此方法依次输入。

输入完成后，就可以直接关闭界面了。

这样一个完整的工程就建立完成了。

此时par和rtl文件夹里面都有相应的文件，sim文件夹下此时还是空的。因为还未编写仿真文件。

FPGA学习---Quartus II新建工程相关推荐

FPGA(五):Quartus II 调用Fir IP核使用说明
这几天在忙着写通信原理的项目,其中用到了fir滤波器的部分,从最初的一脸懵逼到初步理解了该怎么去调用ip核以及参数设置,这其中的过程着实不易.这篇博客主要是为了记录自己的学习过程以便日后也可以回想起来 ...
【FPGA学习】Quartus II新建工程流程
一.新建工程导航流程在菜单栏 "File -> New Project Wizard-" 1.导航配置内容简介工程的命名以及指定工程的路径: 指定工程的顶层文件名添加已 ...
FPGA学习---Modelsim自动仿真
FPGA中的Modelsim自动仿真,就是在Quartus II 软件中调用Modelsim软件进行仿真.用流水灯的工程演示一下自动仿真步骤. 首先打开led工程. 编译工程代码没有错误,下面就可以 ...
(原創) Verilog入門書推薦2：數位系統實習 Quartus II (SOC) (Verilog)
Abstract 之前曾經推薦過一本Verilog的薄書,這次再推薦一本適合FPGA與Quartus II的Verilog入門書籍. Intrduction 作者:陸自強出版社:儒林圖書公司語言: ...
Quartus II工具1——signaltap
工作的原因,开始真正的去用signaltap,以前在校时,也就是随便玩玩,看看波形,找找感觉,把示波器搬到电脑上. 前几天开始要用的时候,才发现基本上参数都不懂,当时那种似懂非懂的感觉非常不爽.所以开 ...
Quartus II SignalTap使用
首先说一下SignalTap和ModuleSim的区别,很显然这是两个不同的东西,SignalTap是集成于Quartus II的,是通过JTAG来抓取实际信号用于分析的,而ModuleSim则是独立 ...
FPGA学习笔记---用Quartus II生成输入输出框图
在开始学习FPGA的时候,各个模块的代码都会编写,但是将几个模块组合要在一起使用的时候就比较容易犯迷糊,不清楚每个模块都有哪些端口,各个端口该怎么连接. 下面用一个简单的示例来说明一下,如何利用Qua ...
基于Quartus II软件的FPGA综合实验——多功能数字钟
有很多自制元器件,内部电路附在文章中文章目录前言一.设计要求二.设计原理三.设计过程 1.数码管扫描模块 2.计时模块 3.闹钟模块 4.闹钟响铃模块 5.数码管显示模块 6.整点报时功能 ...
使用Quartus II进行FPGA实验之Switches, Lights, and Multiplexers
使用Quartus设计FPGA,简单包括以下流程: 新建工程,写代码编译工程,找错误分配引脚,重编译下载配置,到硬件为保证设计的正确性,在编译后,一般还需要做仿真验证,然后下载至硬件,有两种仿 ...

FPGA学习---Quartus II新建工程

FPGA学习---Quartus II新建工程相关推荐

最新文章

热门文章