pcb 布线电容影响延时--信号跨分割

转自：https://blog.csdn.net/weixin_42347882/article/details/112229754

在PCB设计过程中，电源平面的分割或者是地平面的分割，会导致平面的不完整，这样信号走线的时候，它的参考平面就会出现从一个电源面跨接到另一个电源面，这种现象我们就叫做信号跨分割。

跨分割现象示意图跨分割，对于低速信号可能没有什么关系，但是在高速数字信号系统中，高速信号是以参考平面作为返回路径，就是回流路径。当参考平面不完整的时候，会出现如下不良影响：

a.会导致走线的的阻抗不连续；

b.容易使信号之间发生串扰；

c.会引发信号之间的反射；

d.增大电流的环路面积、加大环路电感，使输出的波形容易振荡；

e.增加向空间的辐射干扰，同时容易受到空间磁场的影响；

f.加大与板上的其它电路产生磁场耦合的可能性；

g.环路电感上的高频压降构成共模辐射源，并通过外接电缆产生共模辐射。

因此， PCB布线要尽可能靠近一个平面，并避免跨分割。若必须跨分割或者无法靠近电源地平面，这些情况仅允许在低速信号线中存在。

PCB设计中跨分割的处理

如果在PCB设计中不可避免的出现了跨分割，又该如何处理呢？这种情况下，需要对分割进行缝补，为信号提供较短的回流通路，常见的处理方式有添加缝补电容和跨线桥接。

1.缝补电容(Stiching Capacitor)通常在信号跨分割处摆放一个0402或者0603封装的瓷片电容，电容的容值在0.01uF或者是0.1 uF，如果空间允许，可以多添加几个这样的电容；同时尽量保证信号线在缝补电容 200mil 范围内，距离越小越好；而电容两端的网络分别对应信号穿过的参考平面的网络，见下图中电容两端连接的网络，两种颜色高亮的两种不同网络：

2.跨线桥接 常见的就是在信号层对跨分割的信号“包地处理”，也可能包的是其他网络的信号线，这个个“包地”线尽量粗，这种处理方式，参考下图。

知识扩展：高速信号布线技巧

1. 多层布线 高速信号布线电路往往集成度较高，布线密度大，采用多层板既是布线所必须的，也是降低干扰的有效手段。合理选择层数能大幅度降低印板尺寸，能充分利用中间层来设置屏蔽，能更好地实现就近接地，能有效地降低寄生电感，能有效缩短信号的传输长度，能大幅度地降低信号间的交叉干扰等。

2. 引线弯折越少越好 高速电路器件管脚间的引线弯折越少越好。高速信号布线电路布线的引线最好采用全直线，需要转折，可用45°折线或圆弧转折，这种要求在低频电路中仅仅用于提高钢箔的固着强度，而在高速电路中，满足这一要求却可以减少高速信号对外的发射和相互间的耦合，减少信号的辐射和反射。

3. 引线越短越好 高速信号布线电路器件管脚间的引线越短越好。引线越长，带来的分布电感和分布电容值越大，对系统的高频信号的通过产生很多的影响，同时也会改变电路的特性阻抗，导致系统发生反射、振荡等。

4. 引线层间交替越少越好 高速电路器件管脚间的引线层间交替越少越好。所谓“引线的层间交替越少越好”，是指元件连接过程中所用的过孔越少越好。据测，一个过孔可带来约0.5pf的分布电容，导致电路的延时明显增加，减少过孔数能显着提高速度。

5. 注意平行交叉干扰 高速信号布线要注意信号线近距离平行走线所引入的“交叉干扰”，若无法避免平行分布，可在平行信号线的反面布置大面积“地”来大幅度减少干扰。

6. 避免分枝和树桩 高速信号布线应尽量避免分枝或者形成树桩(Stub)。树桩对阻抗有很大影响，可以导致信号的反射和过冲，所以我们通常在设计时应避免树桩和分枝。采用菊花链的方式布线，将对信号的影响降低。

7. 信号线尽量走在内层 高频信号线走在表层容易产生较大的电磁辐射，也容易受到外界电磁辐射或者因素的干扰。将高频信号线布线在电源和地线之间，通过电源和底层对电磁波的吸收，所产生的辐射将减少很多。 (图文内容整理自网络)
————————————————
版权声明：本文为CSDN博主「赤坂凌太郎」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/weixin_42347882/article/details/112229754

pcb 布线电容影响延时--信号跨分割相关推荐

pcb 布线电容影响延时_信号在PCB走线中传输时延
信号在媒质中传播时,其传播速度受信号载体以及周围媒质属性决定.在PCB(印刷电路板)中信号的传输速度就与板材DK(介电常数),信号模式,信号线与信号线间耦合以及绕线方式等有关.随着PCB走线信号速率越 ...
PCB板的跨分割设计
PCB板的跨分割设计版权在电路设计的时候,在一块PCB板上存在多种电源.多种地的情况越来越多,例如48V,12V- 12V,5V,-5V,3.3V,2.5V,1.8V1.5V等电源中常见的种类,A ...
Allegro跨分割检查
跨分割导致信号参考不连续性,对于低速信号来说,可能没有什么关系,但于对于高速信号来说,参考面做为反回路径,如果出现跨分割,就会造成阻抗的不连续,阻抗不连续就会造成反射,反射过大就有可能造成辐射或者干扰 ...
Allegro PCB 软件自动检查走线是否跨分割
PCB上的走线如果有跨分割的情况,会影响到走线上信号完整性.所以当在PCB布线完成后会对重要的信号线进行检查,是否有对于参考层有跨分割布线.很多同学都是在布线完成之后这一部分进行人工检查费时费力,可以 ...
（四十五：2021.08.05）《利用深度学习对ecg信号进行分割》
<Deep Learning for ECG Segmentation><利用深度学习对ecg信号进行分割> 讲在前面摘要 1. 介绍 2. 算法 2.1 预处理 2.2 神 ...
PCB走线延时1inch（1英寸，1000mil，1ps）
PCB走线延时1inch(1英寸,1000mil) 一般来说表层走线的信号速度要比内层走线快.FR4料表层大约延时在140ps/inch左右,内层延时大约是166ps/inch. 1ps对应6mil走 ...
单位阶跃信号是周期信号吗_集成墙板会影响手机信号吗？
关于集成墙板影响信号主要针对的是铝合金集成墙板,这种说法是早期比较多,因为其表面是一层铝箔,所以大家会担心导电和屏蔽信号的问题,但是这种说法是不对的. 有人用铝罐做了个实验,用两层的铝罐,把手机放进去 ...
（12）FPGA面试题处理信号跨时域
1.1 FPGA面试题处理信号跨时域 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题处理信号跨时域: 5)结束语. 1.1.2 本节引言 "不积 ...
亚稳态与信号跨时钟域介绍
亚稳态,是由于寄存器的输入信号没有满足建立时间和保持时间,导致寄存器的输出处于一种不确定的状态. 处理跨时钟域的数据有单bit和多bit之分,而打两拍的方式常见于处理单bit数据的跨时钟域问题. 简单 ...

pcb 布线电容影响延时--信号跨分割

pcb 布线电容影响延时--信号跨分割相关推荐

最新文章

热门文章

pcb 布线电容 影响延时--信号跨分割

pcb 布线电容 影响延时--信号跨分割相关推荐

最新文章

热门文章

pcb 布线电容影响延时--信号跨分割

pcb 布线电容影响延时--信号跨分割相关推荐