多种方式描述4选1数据选择器

代码

第一种

`timescale 1 ns / 1 psmodule mux4_1 ( Y ,A ,D0, D1, D2, D3, );input [1:0] A ;
wire [1:0] A ;
input  D0 ;
input  D1 ;
input  D2 ;
input  D3 ;output Y ;
reg Y ;always @(*)if(A == 2'b00)Y = D0 ;else if(A == 2'b01)Y = D1 ;else if (A == 2'b10)Y = D2 ;else Y = D3 ;endmodule

第二种

   always @(*)begin  if(A == 2'b00)Y = D0 ;else if(A == 2'b01)Y = D1 ;else if (A == 2'b10)Y = D2 ;else Y = D3 ;end

第三种（其他的都基本一致，这里懒得写了）


assign Y = (A ==1'b0)?((B ==1'b0)?(D0):(D1)):((B ==1'b0)?(D2):(D3)) ; //选择位ab

RTL视图

rtl视图在左下角TASK->Compile Design->Analysis & Synthesis->Netlist Viewers->RTL
（以后有时间再补充）

波形仿真

编写仿真文件

`timescale 1ns/1ns
module tb_mux4_1();reg in_1;
reg in_2;
reg in_3;
reg in_4;
reg [1:0] sel;wire out;initial beginin_1  <=1'b0;in_2  <=1'b0;in_3  <=1'b0;in_4  <=1'b0;        sel <= 1'b0;end
always #10 in_1 <= {$random} % 2;
always #10 in_2 <= {$random} % 2;
always #10 in_3 <= {$random} % 2;
always #10 in_4 <= {$random} % 2;
always #10  sel <= {$random} % 4;
always begin$timeformat(-9,0,"ns",6);//时间单位格式10-9S，小数点后打印位数，单位，打印最小数字字符是六个$monitor("@time %t %b",$time , in_1);end
mux4_1 mux4_1test1
(.Y(out),.A(sel),.D0(in_1), .D1(in_2),.D2(in_3),.D3(in_4)
);
endmodule

配置仿真

一些小细节

1

全局视图
2

如果有仿真文件error修改后按“上箭头”+“回车”可以重新编译，
编译失败的话在Library->work中不会加载
触发信号是在work->sim中添加、

3

左上角可以省略路径名字

多种方式描述4选1数据选择器相关推荐

Verilog VHDL三种建模描述方式——2选1数据选择器
标题Quartus II 标题 Verilog VHDL三种建模描述方式--2选1数据选择器 1,结构化描述方式: 是使用实例化低层次模块的方法,即调用其他已经定义过的低层次模块对整个电路的功能进行描 ...
VHDL四选一数据选择器和基本触发器的设计
主要内容: 本设计主要是利用超高速硬件描述语言VHDL对四选一数据选择器和基本触发器电路进行编程实现. 四选一数据选择器应该具备的功能:在选择信号的作用下,从输入通道中选择某一个通道的数据作为输出. ...
FPGA（1）--VHDL--6选1数据选择器
文章目录一.实验目的二.实验内容三.实验设计四.实验结果及仿真五.实验思考与总结一.实验目的掌握用VHDL语句进行组合电路设计的方法,并熟悉程序的编译.调试与波形图的仿真. 二.实验内容 ...
4片74151扩展为32选1数据选择器
在做较为复杂的电路设计时, 比如设计过程包含对于5变量逻辑函数的实现, 此时若用大量的逻辑门来实现, 那无疑是耗时耗力的: 若直接用32选1数据选择器进行实现, 则只需对照真值表来接线即可, 这样免去 ...
Verilog——74HC151八选一数据选择器并扩展为16选1数据选择器
Verilog--74HC151八选一数据选择器并扩展为16选1数据选择器 74HC151的仿真设计思路采用行为级建模,根据74HC151八选一数据选择器的功能表编程即可. 代码实现设计模块 / ...
FPGA（3）验证数字逻辑（与门、与非门、二选一数据选择器、2-4译码器、半加器、全加器）
目录一.验证与门二.验证与非门三.验证二选一数据选择器四.验证2-4译码器五.验证半加器六.验证全加器 0.初始化定义 1.第一个半加器 2.第二个半加器 3.得到最终进位Co 代码 0决 ...
Verilog二选一数据选择器
//二选一数据选择器module mux2_1(a0,a1,s,f) input a0,a1,s; output f;//默认是wire(线)变量 assign f=(s)?a1:a0;//assig ...
Quartus II使用说明（Verilog HDL二选一数据选择器）
<可编程数字逻辑电路设计>课程中Quartus II软件的使用说明 VHDL和Verilog HDL不一样. 1.新建文件夹,里面包含5个子文件夹(doc/img/prj/rtl/test ...
# Quartusll采用IF设计二选一数据选择器及仿真
Quartusll采用IF设计二选一数据选择器及仿真软件Quartusll9.1 没有软件的小可爱先来领取资源哈~~(9版本以后就不自带仿真) 链接:https://pan.baidu.com/s/ ...
VHDL实验一：2选1数据选择器（绘制原理图）
一.实验要求 2选1数据选择器输入信号:两个数据源a和b,选择端s.输出信号:选择输出端y.利用选择端s对输出端进行控制.达到2选1数据选择器的效果. 二.实验内容 1．二选一数据选择器的原理图: ...

多种方式描述4选1数据选择器

多种方式描述4选1数据选择器

代码

RTL视图

波形仿真

编写仿真文件

配置仿真

一些小细节

多种方式描述4选1数据选择器相关推荐

最新文章

热门文章