Register slice

一、register slice
寄存器切片是非常常用的用来改善时序的工具。
通常有前向，后向，直通，双向等模式。
1.fwd前向模式，valid_dst和payload都延时一拍输出，ready_src则为bypass。
2.rev后向模式，valid_dst和payload都为bypass，ready_src则延时一拍输出。
3.bypass直通模式，valid_dst、payload、ready_src都是bypass。
4.full_regd_slice，valid_dst、payload、ready_src都延时一拍，由组合逻辑输出。
5.fwd2时序上等价于full，区别在于valid_dst和ready_src由纯寄存器输出。
6.rev2时序上等价于full，区别在于ready_src由纯寄存器输出。
fwd2封装于block内部，valid_dst和ready_src由纯寄存器输出，可与下游block握手。rev2封装于block内部，ready_src由纯寄存器输出，可与上游block握手。
二、时序逻辑与组合逻辑
时序逻辑一般使用非阻塞赋值，内部信号定义成reg，综合成时序逻辑。

Register slice相关推荐

AMAB interconnector PL301(二)
1)Frequency Conversion Components:包含三种component. AXI-AXI async bridge:拥有两种mode:bypass mode 和 async m ...
ARM AMBA 外围设备的datasheet
可以去网页地址在线浏览对应的datasheet: http://infocentre.arm.com/help/index.jsp?topic=/com.arm.doc.set.primecell/i ...
AMBA interconnector PL301(一)
HPM(High-Performance Matrix)是一个自生成的AMBA3 bus subsystem. 由一个AXI bus matrix,Frequency Conversion Compo ...
Xilinx AXI Interconnect相关知识汇总-AXI协议理解（三）
xilinx的IP核很多都用到了AXI总线进行数据和指令传输.如果有多个设备需要使用AXI协议对AXI接口的BRAM进行读写,总线之间该如何进行仲裁,通信? Vivado有一个叫做AXI Interc ...
3. ZCU102 HDMI Demo工程修改【PCIE视频传输】
为了更快速的开发我需要的带缓存的hdmi收发通路,将上一节的demo进行修改来实现.当然,可以从头开始自己进行配置,我就这么做了,但是因为fpga配置的不同,还要修改更多的驱动代码,相当麻烦,所以就直 ...
基于 PYNQ 的 AXI 总线主从控制编写（ddr3的读写）
菜鸟一枚,最近也学习了关于 AXI 总线的相关知识.基于 PYNQ 编写了一个简单的 AXI 主从控制(牵涉到 DDR3 的读写). 设计目的设计出以下一个通过 AXI 总线连接的简单片上系统.包含 ...
如何在AXI和AXI4-Stream的Master和Slave间插入一级pipeline
之前在FPGA中做AXI4和AXI4-Stream接口控制逻辑时遇到过一个问题,如何在Master和Slave接口之间插入一级pipeline register.刚开始接触时认为这个问题很简单,结果搞 ...
4. MIZ7035 HDMI测试【PCIE视频传输】
1 MIZ7035的HDMI工程建立将上次用到的MIG_AXI工程拿来进行HDMI的工程建立. 不像ZCU102的开发板那样用GT收发器,MIZ7035的HDMI接口是靠PL的逻辑来实现输入输出的. ...
AXI Interconnect简明使用方法记录
最近需要用到AXI接口的模块,xilinx的IP核很多都用到了AXI总线进行数据和指令传输.如果有多个设备需要使用AXI协议对AXI接口的BRAM进行读写,总线之间该如何进行仲裁,通信? 这里我们注意 ...

Register slice

Register slice相关推荐

最新文章

热门文章