Virtuoso仿真错误 ---- input.scs

本文原创，转载请注明出处

场景描述：
使用以前别人设置好的仿真设置spectre，移动到自己的路径下再次进行仿真，如下图所示。

仿真错误信息：
ERROR (SFE-868): "input.scs" 9: Unable to open input file '/xxxx/yyyy.scs'. No such file or directory.

解决方法：
在ADE界面打开‘setup’ -> model libraries -> 对相应的scs文件重新选择路径，并注意在section中填入需要的正确的类型，如’tt’等。
若源路径正确也发生此类错误时，也需要重新选择源路径后再仿真。

备注：
若是自己仿真时遇到此类错误，解决方法相同，只需要为model找到对应的路径即可。

Virtuoso仿真错误 ---- input.scs相关推荐

Cadence仿真遇到 “input.scs” : Can not open input file 更改路径问题
1. 问题详述更换软件环境或更换环境后,由于项目文件和工艺库的路径发生了改变,在Virtuoso ADE仿真中,load State 后,可能会出现以下错误 : ERROR (SFE-868): & ...
Multisim仿真错误Error: Shorted voltage sources found: Vfgen_src_negative
Multisim仿真错误Error: Shorted voltage sources found: Vfgen_src_negative 原因是信号源输出接地删除中间连接就可以.
Proteus8 发生关键仿真错误
Proteus8 发生关键仿真错误我的原因是因为电脑用户的缓存路径中有中文. 在此提醒小白,电脑用户名一定要用英文的,可以省去很多麻烦!!! 解决办法:修改个人用户的缓存路径 1. 在C盘新建一个 ...
急急急！Multisim电子秒表仿真错误
Multisim电子秒表仿真错误 multisim仿真电子秒表错误四个模块分别调试可以运行正常,整体调试的时候就出现错误了.不知道哪里出现了问题,求大神帮忙看一下呗,愁死了 ##
[错误]input输入框只能输入或者选中替换输入，不能删除内容
** [错误]input输入框只能输入或者选中替换输入,不能删除内容 ** 本人的解决方法类型添加或改成 type="text"
Modelsim仿真错误
原文地址:Modelsim仿真错误作者:SUN_403 Error: (vsim-3601) Iteration limit reached at time 2008-09-09 21:29:51| ...
verilog HDL 仿真错误
学习xilinx FPGA,自己学习编写一个计数器的verilog HDL的程序,在仿真激励上编写始终不过,总报语法错误,郁闷啊.下面贴出这个程序,以便自己今后记住: module cnt_4bit( ...
fpga仿真错误[USF-XSim 62] 'compile' step failed with error(s).
编译通过,但是仿真不了,错误如下(在改代码之前还可以仿真的,而且仿真代码没改动) 百度了,说一定是自己的代码有问题,但是找不到问题呀!之后看了下vlog.log文件,发现下面的错误这个错误的意思是用 ...
OPNET自带的工程仿真错误解决办法
OPNET安装目录下的"models"--"std"--"example_network"文件夹下有其自带的工程.选择其中的移动自组网工程进 ...

Virtuoso仿真错误 ---- input.scs

Virtuoso仿真错误 ---- input.scs相关推荐

最新文章

热门文章