S5PV210 对电源、地，DQ, DQM, DQS 信号的布线向导

1. 电源和地的设计

1）为了信号的回流路径Ground Layer 必须放在邻近的Signal Layer;

2）保证Ground 是一个完整的平面；

3）Ground管脚的连接：

a) 尽可能短的通过过孔连接到地平面；

b) 尽可能短的通过过孔连接地焊盘经旁路电容到地平面（Ground Plane）；

c) 为了做到较低的阻抗，邻近的地引脚连接到一起

4）电源引脚的连接;

a) 靠近电源引脚放置旁路电容尽可能短的与电源引脚连接；

b) 尽可能短的通过过孔连接电源焊盘经旁路电容到电源平面（Power Plane）；

2. 关于PCB走线的说明

I. DQ, DQM, DQS signal
     Signals in same group have pattern length matched within 1.5mm for equalizing timing skew. If signals in same
group have to be routed on different layer, impedance of the layer must be considered.

Data Group                 Mask Signal                   Clock
   DQ [7:0]                      DQM0                         DQS0
   DQ [15:8]                       DQM1                       DQS1
   DQ[23:16]                      DQM2                         DQS2
   DQ[31:24]                      DQM3                         DQS3

a)    DQS0 & DATA[7:0], DQM0 Skew: -/+ 50ps (Target length: -/+ 5.0mm)
b)    DQS1 & DATA[15:8], DQM0 Skew: -/+ 50ps (Target length: -/+ 5.0mm)
c)    DQS2 & DATA[23:16], DQM0 Skew: -/+ 50ps (Target length: -/+ 5.0mm)
d)    DQS3 & DATA[31:24], DQM0 Skew: -/+ 50ps (Target length: -/+ 5.0mm)

II. CSn, CKE, ADDR[13:0], BA[1:0], RASn, CASn, WEn, AP signal

　        a) SCLK(n) & ADDR[15:0], CASn, RASn, CKE[1:0], WEn Skew: -/+ 100ps (Target length: -/+ 10mm).
　         b) T-branch topology is recommended for Command, Address and Control net.(CKE[1:0], CSn[1:0],
ADDR[15:0], RASn, CASn, WEn)
　         c) Do not route near high speed signals (SCLK, SCLKn, DQS(n)[3:0] and DATA net) or have enough spacing
over 3*WIDTH.
　         d) Direct connect GATEI (pin B10) to GATEO (pin C10).

III. SCLK, SCLKn signal
　         a) Star topology is recommenced.
　         b) Recommended differential impedance is 100 ohm.
　         c)SCLK & SCLKn Skew: -/+ 10ps (Target length: -/+ 1.0mm).
　         d) SCLK(n) & DQS[3:0] Skew: -/+ 100ps (Target length: -/+ 10mm).IV. Others

S5PV210 对电源、地，DQ, DQM, DQS 信号的布线向导相关推荐

DDR工作原理-DQ和DQS信号的处理
DDR=Double Data Rate双倍速率同步动态随机存储器.严格的说DDR应该叫DDR SDRAM,人们习惯称为DDR,其中,SDRAM 是Synchronous Dynamic Random ...
DQ与DQS [转]
A．关于内存设计的几个方面我们以目前应用广泛的184pin DDR内存为例. DDR一个很重要的方面就是使用了Delay-Locked Loop (DLL,延时锁定回路即数据琐向环,锁定和调整内部时 ...
ddr4 dqs 频率_DDR工作原理_DDR DQS信号的处理
DDR=Double Data Rate双倍速率同步动态随机存储器.严格的说DDR应该叫DDR SDRAM,人们习惯称为DDR,其中,SDRAM 是Synchronous Dynamic Random ...
DDR为什么需要DQS信号？
1.原理 DDR(double data rate SDRAM)中的数据是双边沿传输,即在时钟的上升和下降沿都可以采样,它和单边沿传输的SDRAM(即SDR,single data rate SDRA ...
[转]FPGA的GTP信号PCB布线要点
转载链接:http://xilinx.eetrend.com/article/2900 千兆位级串行I/O技术有着极其出色的优越性能,但这些优越的性能是需要条件来保证的,即优秀的信号完整性.例如,有个 ...
DDR信号完整性仿真介绍
来源:一博自媒体时间:2015-9-21 类别:微信自媒体作者:袁波一博科技高速先生团队成员 DDR设计序列文章 DDR信号完整性仿真介绍(一) 说到DDR,相信很多小伙伴在上学 ...
FPGA-Xilinx 7系列FPGA DDR3硬件设计规则
Xilinx 7系列FPGA DDR3硬件设计规则引言:本文我们介绍Xilinx 7系列FPGA DDR3硬件设计规则及约束,包括Bank选择.管脚位置约束.管脚分配.端接.I/O标准和走线长度. ...
Arria10_emif
DDR3 由排(Rank),体(Bank),行(Row),列(Column)组成的四维结构. Arria10是第一批支持ddr4的altera Arria10与老器件相比的新结构 (1) 更多的硬( ...
DDR3 、DDR4 与 DDR5 内存的不同
几乎所有类型的易失性存储器都是基于动态随机存取存储器或 DRAM, 它比静态内存(SRAM)速度慢,但成本低,这是其广泛使用的主要原因.DRAM 的最新迭代是 DDR4 内存,它的下一代DDR5也即将 ...

S5PV210 对电源、地，DQ, DQM, DQS 信号的布线向导

S5PV210 对电源、地，DQ, DQM, DQS 信号的布线向导相关推荐

最新文章

热门文章