作者

QQ群：852283276
微信：arm80x86
微信公众号：青儿创客基地
B站：主页 https://space.bilibili.com/208826118

Xilinx共提供三种类型的DMA IP，AXI DMA，AXI CDMA，AXI VDMA，分别适配于AXI-MM，AXI-Stream等相互搬运场合。

AXI DMA

发送端通过Start of Frame bit (TXSOF)和End of Frame bit (TXEOF)来界定AXI-Stream上的包边界。TXSOF和TXEOF可以跨描述符，接收端也是类似，当包长度超过一个描述符长度时，会自动取下一个描述符来接收数据，通过RXSOF和RXEOF来界定一个包。
首先设置DMACR.RS为1，通过设置TAILDESC_PTR来指示开始发送或接收，可以动态修改TAILDESC_PTR寄存器，达到循环搬运的效果，类似于FIFO操作。

SG描述符

地址偏移必须是16个32位数对齐，即64字节。

中断

有三种类型的中断，

IOC_Irq：SG模式下，每一个描述符完成都会触发，中断太频繁导致包处理性能太低，coalesce寄存器可用来调节中断频率。
Dly_Irq：配合coalesce使用。
Err_Irq：错误中断。

Xilinx DMA IP使用相关推荐

xilinx DMA IP核(一) —— loop测试代码注释
本篇笔记中的代码来自:米联科技的教程"第三季第一篇的DMA_LOOP环路测试" 硬件的连接如下图所示: 图:DMA Loop Block Design 橘色的线就是DMA加FIFO ...
XILINX DMA/Bridge Subsystem for PCI Express （XDMA）笔记1(基于VU250 board)
XILINX DMA/Bridge Subsystem for PCI Express (XDMA)笔记1(基于VU250 board)https://blog.csdn.net/linpeng_95 ...
PCIe基础知识及Xilinx相关IP核介绍
补发以下以前学习PCIe总结的知识. PCIe学习笔记系列: PCIe基础知识及Xilinx相关IP核介绍概念了解:简单学习PCIe的数据链路与拓扑结构,另外看看有什么相关的IP核. [PG054] ...
ZYNQ7 AXI DMA IP核应用测试
ZYNQ7 AXI DMA IP核应用硬件环境搭建 Vivado新建工程(2018.2为例) 添加IP核配置IP核参数 ZYNQ7: 调节时钟频率为100M 添加HP接口用于DMA和DDR交互添 ...
DMA IP PS侧c / python代码笔记
DMA IP PS 实现DMA传输的三要素: TX_BUFFE&RX_BUFFER TX&RX channel TX&RX interrupts 一: Vivado SDK 上 ...
ZYNQ-使用AXI DMA IP进行环路测试
学习内容前文对AXI DMA IP进行了简介,本文使用AXI DMA IP进行环路测试. 开发环境 vivado 18.3&SDK,PYNQ-Z2开发板. 系统框图本次工程使用ZYNQ开发 ...
FIR设置过采样率 matlab,Xilinx FIR IP的介绍与仿真
作者: OpenSLee 来源: 1 xilinx fir ip简介 1)符合AXI4-Stream的接口 2)高性能有限脉冲响应(FIR),多相抽取器,多相内插器,半带,半带抽取器和半带内插器,希尔 ...
（51）Xilinx Divider IP核配置（十一）（第11天）
(51)Xilinx Divider IP核配置(十一)(第11天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)Xilinx Divider IP核配置(十一 ...
（50）Xilinx Multiplier IP核配置（十一）（第10天）
(50)Xilinx Multiplier IP核配置(十一)(第10天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)Xilinx Multiplier IP ...

Xilinx DMA IP使用

作者

AXI DMA

SG描述符

中断

Xilinx DMA IP使用相关推荐

最新文章

热门文章