原文作者：FPGA设计论坛

关于 FPGA 的 IO资源分析共分为三个系列进行具体阐述，分别为：

IO资源：分析FPGA IO资源的电气特性；

IO逻辑资源：分析FPGA的输入输出数据寄存器、DDR工作方式、可编程输入延时工作方式；

IO串并转换资源：分析IO资源如何实现串并转换。

其中第二、三系列是对第一系列中的部分内容进行更进一步的详细描述。本篇是对于第一个系列——IO资源进行部分描述，共分为几个章节进行具体阐述。

FPGA IO资源的基本单元架构为一个个 IO tile ，下图为 IO tile 的结构概略图：

一个 IO tile 包含两个 IOB、两个 ILOGIC 和两个 OLOGIC。本篇主要描述 IOB 的结构。

IOB的基本结构如下图所示，包含了输入缓冲、输出缓冲和三态控制三种驱动。

一、FPGA的开发软件提供了 IOB 不同功能的原语（primitives）:

对于单端信号：

IBUF (input buffer)IBUFG (clock input buffer)

OBUF (output buffer)

OBUFT (3-state output buffer)

IOBUF (input/output buffer)

对于差分信号：

IBUFDS (input buffer)IBUFGDS (clock input buffer)

OBUFDS (output buffer)

OBUFTDS (3-state output buffer)

IOBUFDS (input/output buffer)

注意：一对差分信号作为输入输出时必须使用同一 tile 的 P/N 管脚，如下图的 L31P 和 L31N 为同一tile上的一对差分管脚。

二、定义好 IOB 输入输出特性后，FPGA开发软件还提供对 IOB 的管脚约束、IO接口电气标准、输出压摆率、输出驱动能力、低容性IO、IO上下拉、差分100欧姆匹配电阻使能的设置。可以参考相关FPGA的数据手册，查看具体参数设置。

三、以上原语及设置如何实现？拿IOBUF举个例子:

FPGA 结构分析 -IO 资源相关推荐

最强 OSERDES IP核使用详解；FPGA 结构分析 —— IO 并串转换资源 OSERDES
先抛出几个问题: 1.什么是 OSERDES? OSERDES 的作用是什么?使用场景? 2.OSERDES 结构是什么样?都有哪些端口?端口属性都是什么? 3.OSERDES 参数属性说明? 4.O ...
PC、单片机、DSP、FPGA、ARM资源对比
首先,"嵌入式"这是个概念,没有准确的定义.但是主要思想是一样的,就是相比较PC机台式电脑这种通用系统来说,嵌入式系统是个系统可裁剪(基于OS(winCE.linux.vxwork ...
FPGA 中 IO 口时序分析（Input Delay /output Delay）
1.1 概述在高速系统中FPGA时序约束不止包括内部时钟约束,还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛.因此,FPGA时序约束中IO口时序约束也是一个重点.只有约束正确 ...
altera fpga 型号说明_A/X家FPGA架构及资源评估
欢迎FPGA工程师加入官方微信技术群点击蓝字关注我们FPGA之家-中国最好最大的FPGA纯工程师社群评估对比xilinx以及altera两家FPGA芯片逻辑资源. 首先要说明, 现今FPGA除了常 ...
（15）Zynq FPGA 通用IO介绍
1.1 Zynq FPGA 通用IO介绍 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)Zynq FPGA 通用IO介绍: 5)结束语. 1.1.2 本节引言 &quo ...
（46）FPGA面试题FPGA内部结构及资源
1.1 FPGA面试题FPGA内部结构及资源 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题FPGA内部结构及资源: 5)结束语. 1.1.2 本节引言 ...
xilinx FPGA普通IO作PLL时钟输入
xilinx FPGA普通IO作PLL时钟输入在xilinx ZC7020的片子上做的实验; [结论] 普通IO不能直接作PLL的时钟输入,专用时钟管脚可以; 普通IO可以通过BUFG再连到PLL的 ...
JavaSE（字符流、IO资源的处理、属性集、ResourceBundle工具类、缓冲流、转换流、序列化、打印流、装饰设计模式、commons-io工具包）
JavaSE 字符流字符输入流[Reader] 字符输入流Reader类的概述字符输入流Reader类的常用方法 FileReader类 FileReader类的概述 FileReader类的构造 ...
【解决问题】Vivado中FPGA的LUTs资源与数据手册对不上
[解决问题]Vivado中FPGA的LUTs资源与数据手册对不上问题描述解决方法-打开综合时候的no_lc 参考链接问题描述如题,发现LUT等资源与产品手册不一样,可以看到手册里 XC7A20 ...

FPGA 结构分析 -IO 资源

原文作者：FPGA设计论坛

FPGA 结构分析 -IO 资源相关推荐

最新文章

热门文章