计算机组成原理复习例题.doc

计算机组成原理例题1计算机组成原理例题安康学院成典勤第三章系统总线例1．假设总线的时钟频率为33MHZ，且一个总线时针周期为一个总线传输周期。若在一个总线传输周期可并行传送4个字节的数据，求该总线的带宽，并分析哪些因素影响总线的带宽。解总线的带宽是指单位时间内总线上可传输的数据位数，通常用每秒传送信息的字节数来衡量，单位可用MBPS(兆字节每秒)表示。由时针频率F33MHZ，可得时钟周期T1/F，根据题目假设的条件，一个总线传输周期为一个时钟周期，且在一个总线传输周期传输4个字节数据，故总线带宽为21321034/406MBPSHZBFTB影响总线带宽的因素有总线宽度、传输距离、总线发送和接收电路工作频率的限制以及数据传输形式等。例2．在一个16位的总线系统中，若时针频率为100MHZ，总线传输周期为5个时钟周期，每一个总线传输周期可传送一个字，试计算总线的数据传输率。解根据时钟频率为100MHZ，得一个时钟周期为SMHZ011/数据传输率为BPSBPSSB6604103205/16第四章存储器例3．设CPU共有16根地址线和8根数据线，并用作为访存控制信号，REQ作为读/写命令信号(高电平读，低电平写)。设计一个容量为32KB、地址WR范围为0000H～7FFFH且采用低位交叉编址的四体并行存储器。要求(1)采用下图所列芯片，详细画出CPU和存储芯片的连接图。(2)指出图中每个存储芯片的容量及地址范围(用十六进制表示)。计算机组成原理例题2解32KB四体结构的存储器可由4片位存储芯片组成，由于采用低位交8K叉编址，因此需用末两位地址、控制片选信号，用13根地址线～1A014A与存储芯片的地址线相连。满足地址范围为0000H～7FFFH的存储器与CPU2A的连接如图所示，图中各片存储芯片的地址范围是第0片0，4，，7FFCH；第1片1，5，，7FFDH；第2片2，6，，7FFEH；第3片3，7，，7FFFH；例4．用一个位的闪存存储芯片组成一个位的半导体只读存储8512K324M器。试回答(1)该存储器的数据线数是多少(2)该存储器的地址线数是多少(3)共需几片这种存储芯片(4)说明每根地址线的作用。解(1)对于位的存储器，数据线为32位。32M(2)对于的的存储器，按字寻址的范围是，按字节寻址的范围是2，故该存储器的地址线为24位～423A0(3)4片位的闪存可组成位的存储器，位的存储器85K51K324M共需32片位的闪存。12(4)CPU的24根地址线中，最低2位地址为字节地址，～这190120A计算机组成原理例题3根地址线与闪存的地址线相连，最高3位地址可通过3线8线译码213A器形成片选信号。每一个片选信号同时选中4片闪存，以满足32位的数据线要求。例5．定量分析N体低位交叉存储器连续读取N个字所需的时间。解连续读取N个字所需的时间为，如下图所示1T例6．设有8个模块组成的八体存储器结构，每个模块的存取周期为400NS，存储字长为32位。数据总线宽度为32位，总线传输周期为50NS，试求顺序存储(高位交叉)和交叉存储(低位交叉)的存储器带宽。解八体存储器连续读出8个字的信息量为B25683顺序存储存储器连续读出8个字的时间是SNSS7103240交叉存储存储器连续读出8个字的时间是NNS7140高位交叉存储器的带宽是BPSS7832/56低位交叉存储器的带宽是034例7．假设CPU执行某段程序时，共访问缓存命中3800次，访问主存200次，已知缓存存取周期为50NS，主存存取周期为250NS。求缓存主存系统的效率和平均访问时间。解(1)缓存的命中率为95028/30(2)由题可知，访问主存的时间是访问缓存时间的5倍(250/505)计算机组成原理例题4设访问缓存的时间为T，访问主存的时间为5T，缓存主存系统的效率为E，则38102105919501TTE平均访存时间访问缓存的时间(3)平均访问时间NSNSNS62例8．设某机主存容量为16MB，缓存的容量为16KB。每字块有8个字，每个字32位。设计一个四路组相联映射(即缓存每组内共有4个字块)的缓存组织，要求(1)画出主存地址字段中各段的位数。(2)设缓存初态为空，CPU依次从主存第0、1、2、、99号单元读出100个字(主存一次读出一个字)，并重复此次序读8次，问命中率是多少(3)若缓存的速度是主存速度的6倍，试问有缓存和无缓存相比，速度提高多少倍解(1)根据每个字块有8个字，每个字32位，得出主存地址字段中字块内地址字段为5位。根据缓存容量为，字块大小为B，得缓存共有BK14252块，故C9。根据四路组相联映射，得，则。92RR7RCQ根据主存容量为，得出主存地址字段中主存字块标记位数为247BM2416512主存地址字段各段格式如图所示(2)由于每个字块中有8个字，而且初态缓存为空，因此CPU读第0号单元时，未命中，必须访问主存，同时将该字所在的主存块调入缓存第0组中的任一块内，接着CPU读1～7号单元时，均命中。同理CPU读第8、16、、96号单元时均未命中。可见CPU在连续读100个字中共有13次未命中，而后7次循环读100个字全部命中，命中率为3759108310(3)根据题意，设主存存取周期为6T，缓存的存取周期为T，没有缓存的访问时间为，有缓存的访问时间为，则有缓存和没有缓存806T6TT相比，速度提高倍数为54136180TT例9．一个采用直接映射方式的16KB缓存，假设块长为8个32位的字，试问计算机组成原理例题5地址为FDA459H的主存单元在缓存中的什么位置(指出块号和块内地址，均用十进制表示)解根据缓存容量为16KB，得出缓存的地址为14位。由于每字32位，块长为8个字，则缓存的块内地址为5位(高3位为字地址，末2位为字节地址)。地址为FDA459H的主存单元，其二进制地址为111111011010010001011001，对应缓存第100100010(即十进制170)块中的第6个字的第1字节。例10．假设缓存的工作速度为主存的5倍，缓存的命中率为90，试问采用缓存后，存储器的性能提高多少解设主存的存取周期为，则缓存的存取周期为，故平均访存时MTMTT205/间为MTT2801902采用缓存后，存储器性能为原来的倍，即提高了257倍。73280/MTT例11．已知缓存主存系统的效率为85，平均访问时间为60NS，缓存比主存快4倍，求主存的存取周期和缓存的命中率。解设缓存主存系统的效率为平均访问时间为，缓存的取周期为，命中EATCT率为，主存的存取周期为。根据得HMT10ACTNSNSETAC51806由于缓存比主存快4倍，则NSSTC254根据，其中，，，得MCATHTSA60TC1TM695H例12．设CPU共有16根地址线，8根数据线，并用作为访存控制信号MREQ(低电平有效)，用作为读/写控制信号(高电平读，低电平写)。现有芯片WR及各种门电路(门电路自定)，如下图所示。画出CPU与存储器的连接图，要求计算机组成原理例题6(1)存储芯片地址空间分配0～2047为