杰理之高低速（HSB/LSB）时钟硬件模块【篇】

sys_clk：系统时钟，可以在对应CPU目录下（如： cpu/wl82/tools ）的 isd_config_rule.c 文件中 SYS_CLK=320MHz; 修改配置

sdram_clk： sdram时钟，当芯片不带sdram，则该时钟为0，可以在对应CPU目录下（如： cpu/wl82/tools ）的 isd_config_rule.c 文件中 SDRAM_CL=3; 修改配置

hsb_clk：高速时钟（系统时钟分频），可以在对应CPU目录下（如： cpu/wl82/tools ）的 isd_config_rule.c 文件中 HSB_DIV=1; 修改配置

lsb_clk：低速时钟（高速时钟分频），可以在对应CPU目录下（如： cpu/wl82/tools ）的 isd_config_rule.c 文件中 LSB_DIV=2; 修改配置

sfc_clk： flash时钟（高速时钟分频，正常跑系统时从flash读取程序的时钟），可以在对应CPU目录下（如： cpu/wl82/tools ）的 isd_config_rule.c 文件中 [SYS_CFG_PARAM] 的 #clk [0-255] 修改配置，如sfc_clk分频系数为2:SPI=2_1_0_0; sfc_clk分频系数为4:SPI=2_3_0_0;

杰理之高低速（HSB/LSB）时钟硬件模块【篇】相关推荐

杰理之高低速（HSB/LSB）时钟硬件模块【篇】
通过对芯片进行温度范围-40℃到80℃测试,探测芯片最高稳定运行频率,得到如下测试结论: ①默认推荐系统频率320MHz和SDRAM频率198MHz: ②若有更高性能要求,系统频率可设为396MHz, ...
杰理之探测芯片最高稳定运行频率【篇】
①默认推荐系统频率320MHz和SDRAM频率198MHz: ②若有更高性能要求,系统频率可设为396MHz,和SDRAM频率可设为240MHz,和内核电压档位设为最高挡位1.38V. 当需要系统时钟 ...
杰理之AC104N、AD14N、AD15N硬件设计注意事项【篇】
I/O使用1.设计时注意I/O口上电默认状态,部分管脚默认是上拉或下拉状态:2.长按复位管脚,0电平默认4秒芯片自动复位,软件可修改长按复位时间或屏蔽此功能:3.唤醒功能可映射到任意I/O,AC104 ...
杰理之列解决开关机”POPO”声【篇】
出现原因:导致开关机有"POPO"声(特别是 DACL/R 串接有隔直电容更大声),是因为关机后 DACL/R 高阻态,电容存储的电释放缓慢,如果这时再开机再初始化 DAC 模块 ...
杰理之AI协议之CMD_SET_BLE_VISIBILITY命令格式【篇】
Byteoffset描述取值0CMD0x011OP0x022length0x013PayloadBit0:edr可发现Bit1:edr可连接Bit2:ble可发现(adv广播)其他Bit未用,默认0
杰理之通话有噪声或者电流声【篇】
关闭回音消除,听 mic 的原始声音是否有噪声或者电流声,如果有,则优先处理源头的噪声,因为干扰声会严重影响通话效果.可以做以下尝试: (1)通话的时候切换成 LDO (2)降低发射功率如果以上 ...
杰理之触摸、触摸按键不开机【篇】
1.加强产线生产管理 2.装配前检查铜箔纸位置,顶针是否正常 3.PCBA 阶段触摸顶针增加保护套
杰理之测试盒蓝牙连接提示音使能【篇】
该配置为1时,则提示音使能.在蓝牙连接成功会测试盒会播放"connected"的提示音,蓝牙断开会播放"disconnected"的提示音.(加载默认配置是为1 ...
杰理之静电测试标准及放电特性【篇】
①IEC61000-4-2 是国际电工委员会所颁布的一个基础性标准,它适合于各种电气和电子设备作电磁兼容性的测试. ②GB/T 17626.2 是中国国家标准: ③EN61000-4-2 是欧盟标准. ...

杰理之高低速（HSB/LSB）时钟硬件模块【篇】

杰理之高低速（HSB/LSB）时钟硬件模块【篇】相关推荐

最新文章

热门文章