ICC布局布线实践课

图形界面

打开icc图形界面的命令：

icc_shell -gui
start_gui
gui_start

大致的界面如下：

图上是已经完成了布局布线的版图，放大以后看可以看到标准单元都放在row上面

也有下图所示无法看到内部结果的hardmacro

版图颜色不同，表示power domain不同

在左边的layer选项卡里面可以选择显示的版图层

软件设置

第一步：

设置库：

包括search_path，target_library以及link_library
设置完成后可以用echo或者puts检查

target library和link library的区别
link library——library used for linking,verilog网表中的单元cell就是从link library中索引寻找的
target library——used for optimization,place_opt/cts_opt/route_opt等进行优化时，从target_library中索引寻找。

第二歩：
设置mlikway的参考库：

set_mw_lib_reference ../work/ORCA_TOP_LIB  #即马上要创建milkway的目录-mw_reference_library "$MW_REFERENCE_LIB_DIRS $MW_SOFT_MACRO_LIBS"  #在电路当中用到的基本单元的milkway

第三步：
创建milkway库：

create_mw_lib -tech $TECH_FILE   #工艺库的.tf文件-bus_naming_style {[%d]}-mw_reference_library $MW_REFERENCE_LIB_DIRS

注：出现以下的不匹配warning是正常的

第四步：
打开milkway库：

open_mw_lib $MW_DESIGN_LIBRARY

第五步：
读入前端设计好的netlist /ddc文件：

read_verilog -top $DESIGN_NAME $ICC_IN_VERILOG_NETLIST_FILE

输入命令以后ICC会从之前设置的link library中寻找和设计中同名的基本单元，并进行连接。
视频中用的是mcmm（multi-corner,multi-mode），载入的db库比较多。

MCMM
corner:PVT
mode:func scan(shift/capture/speed)
一个corner和一个mode组合可以形成一个scenario（场景）

读入设计以后ICC会默认进行link，用link -force命令可以强制重新连接，只有当输出为1时才可以进行后面的设置。

第六步：
进行后续的设置：

uniquify_fp_mw_cel #可以保证导入的设计中，每一个cell有独有的命名

upf文件
载入upf文件：

load_upf $ICC_IN_UPF_FILE

在multi-power设计中，用于设置不同的power domain：

def文件
如果芯片中含有DFT模块，需要载入.scandef/.def文件并设置相应的参数
**ORDERED类型的DFT单元不能被reordered，FLOATING则可以
.scandef文件描写了DFT链的连接方法，.def文件则描述了芯片的形状以及power和macro等的位置。

read_def

没有载入def文件时所有的单元都被放在左下的坐标点，没有任何布局布线的信息：

载入后布局如下所示：

输出.def文件可以用以下命令，用于保存当前的布局信息：

write_def -all_vias -output top.def

scenario文件

set cur_scenario [current_scenario]
set_active_scenarios

scenario文件当中构建了不同场景：

每一个scenario都有对应的.sdc文件

其它的相关操作：

gui界面想要唤出命令输入界面，需按F7键，左边的选项卡菜单用F8唤出。
选中单元以后按Q键可以打开属性栏：