锁相环PLL的工作原理

一、PLL和DLL的区别

（一）、PLL原理

PLL（Phase Locked Loop），生成时钟的核心部分是压控振荡器（Voltage-Controlled Oscillator，VCO）。它是可根据输入的电压调整输出频率的振荡器，如下图所示。
它的基本原理是通过负反馈形成闭环从而根据输入的基准时钟控制输出时钟。其中鉴相器就相当于一个比较器，它根据基准时钟和输出时钟的差值转换为控制电压，输出到低通滤波器滤除高频杂波，然后输入到VCO，VCO主频过高则降低电压，反之提升电压，使输出时钟跟随给定的基准时钟。

下图是FPGA典型的PLL块。各阶段的时钟频率说明如下。

基准时钟经过分频器后输出频率为Fref/N，并输入到鉴相器。
为了要让鉴相器与反馈频率相同，VCO的输出频率Fvco需要让反馈频率在经过反馈时钟分频器后输出到鉴相器的频率和分频后的基准时钟频率相同，所以Fvco=M/N·Fref。
Fvco经过输出时钟分频器输出的时钟为 Fi=Fref·M/(N·Ki) ，其中Fi为输出频率，Fref为基准时钟的频率，Ki为输出时钟分频比，N为基准时钟分频比，M为反馈时钟分频比。

（二）、DLL原理

DLL（Delay Locked Loop），它不同于PLL使用VCO，它使用的是可变延迟线来控制时钟信号的延迟量，如下图所示，它可实现受控时钟和输入时钟的相位跟踪，通过调整基准时钟到受控时钟的来实现。它能消除时钟分配网络引起的时钟偏移，也可通过整合分频器来输出不同频率的时钟，但由于它的时钟合成自由度较PLL低，所以FPGA主要采用PLL。

锁相环PLL的工作原理相关推荐

锁相环(PLL)的工作原理
1．锁相环的基本组成许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步,利用锁相环路就可以实现这个目的. 锁相环路是一种反馈控制电路,简称锁相环(PLL,Phase-Locked L ...
锁相环(PLL)的工作原理（转载）
1．锁相环的基本组成许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步,利用锁相环路就可以实现这个目的. 锁相环路是一种反馈控制电路,简称锁相环(PLL,Phase-Locked L ...
锁相环环路滤波器计算公式_锁相环PLL的电路原理以及基本构成
锁相环 (phase locked loop),顾名思义,就是锁定相位的环路.学过自动控制原理的人都知道,这是一种典型的反馈控制电路,利用外部输入的参考信号控制环路内部振荡信号的频率和相位,实现输出信 ...
基于matlab锁相环电路,锁相环PLL的电路原理以及基本构成
锁相环 (phase locked loop),顾名思义,就是锁定相位的环路.学过自动控制原理的人都知道,这是一种典型的反馈控制电路,利用外部输入的参考信号控制环路内部振荡信号的频率和相位,实现输出信 ...
锁相环PLL --原理浅析
1.什么是锁相环锁相环电路是使一个特殊系统跟踪另外一个系统,更确切的说是一种输出信号在频率和相位上能够与输入参考信号同步的电路,它是模拟及数模混合电路中的一个基本的而且是非常重要的模块. 2.锁相环 ...
锁相环 matlab 噪声,锁相环(PLL)系统的噪声特性
锁相环(PLL)系统的噪声特性本文是一篇述评文章,由推导一般 PLL 噪声方程式,并将相加噪声划分为通带噪声和阻带噪声开始.在随后的章节中,对所有主要的相加噪声源的特性进行了研究, (本文共12页) ...
锁相环的组成和原理及应用
一.锁相环的基本组成许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步,利用锁相环路就可以实现这个目的. 锁相环路是一种反馈控制电路,简称锁相环(PLL).锁相环的特点是:利用外部输 ...
锁相环(PLL)基本原理
锁相环(PLL)基本原理一.摘要锁相环(PLL)电路存在于各种高频应用中,从简单的时钟净化电路到用于高性能无线电通信链路的本振(LO),以及矢量网络分析仪(VNA)中的超快开关频率合成器.本文将参 ...
锁相环(PLL: Phase-locked loop)
锁相环(PLL: Phase-locked loop)是一种利用反馈控制原理实现的频率及相位的同步技术,利用外部输入的参考信号控制环路内部振荡信号的频率和相位,实现输出信号频率对输入信号频率的自动跟踪 ...

锁相环PLL的工作原理

一、PLL和DLL的区别

（一）、PLL原理

（二）、DLL原理

锁相环PLL的工作原理相关推荐

最新文章

热门文章