1. DDR是啥？

这玩意属于RAM的一类，一般叫它内存，买电脑内存条会看到DDR3或者DDR4等，在嵌入式领域也有DDR，作用也类似，作为运行内存使用。

内存的概念已经广义化，所包含的产品种类很多，DDR具体属于那种内存呢？

2. ROM与RAM简介

其主要的区别有两点：

ROM是可读可写，并且速度很快，而ROM只能事先写，然后就只能读取，所以程序在运行过程中必须读写，就必须要有RAM存在
ROM只作为储存用途，断电不会丢失数据；而RAM在断电的时候会丢失数据

而对于RAM，可分为SRAM（静态随机存储器）和DRAM（动态随机存储器）：

具体的介绍可参考我另一篇文章：https://blog.csdn.net/wangguchao/article/details/102818238?spm=1001.2014.3001.5501

3. DDR

DRAM下有个SDRAM，也就是同步DRAM的意思，“同步”是指内存工作需要同步时钟，内部命令的发送与数据的传输都以它为基准。内存频率与CPU外频同步，这大幅提升了数据传输效率，再加上64bit的数据位宽与当时CPU的总线一致，只需要一根内存就能让电脑正常工作了，这降低了采购内存的成本。

DDR就是SDRAM，SDRAM从发展到现在，已经有了：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM，甚至DDR5 SDRAM。

DDR SDRAM是Double Data Rate Synchronous Dynamic Random Access Memory(双数据率同步动态随机存储器)的简称，是由VIA等公司为了与RDRAM相抗衡而提出的内存标准，为第二代SDRAM标准。其常见标准有DDR 266、DDR 333和DDR 400。其对于SDRAM，主要它允许在时钟脉冲的上升沿和下降沿传输数据，这样不需要提高时钟的频率就能实现双倍的SDRAM速度，例如DDR266内存与PC133 SDRAM内存相比，工作频率同样是133MHz，但在内存带宽上前者比后者高一倍。这种做法相当于把单车道更换为双车道，内存的数据传输性能自然可以翻倍。
DDR2(Double Data Rate 2)SDRAM是由JEDEC(电子设备工程联合委员会)开发的第三代SDRAM内存技术标准，1.8v工作电压，240线接口，提供了相较于DDR SDRAM更高的运行效能与更低的电压，同样采用在时钟的上升/下降延同时进行数据传输的基本方式，但拥有两倍于上一代DDR内存预读取能力(即4bit数据读预取能力)，其常见的频率规范有DDR2 400\533\667\800\1066\1333等，总线频率553MHz的DDR2内存只需133MHz的工作频率
DDR3 SDRAM相比起DDR2具备更低的工作电压(1.5v)，240线接口，支持8bit预读，只需133MHz的工作频率便可实现1066MHz的总线频率。其频率从800MHz起跳，常见频率有DDR3 800\1066\1333\1600\1866\2133等。DDR3是当前流行的内存标准，Intel酷睿i系列(如LGA1156处理器平台)、AMD AM3主板及处理器的平台都是其“支持者”。
DDR4相比DDR3最大的区别有三点：16bit预取机制（DDR3为8bit），同样内核频率下理论速度是DDR3的两倍；更可靠的传输规范，数据可靠性进一步提升；工作电压降为1.2V，更节能。

4. DDR差别

DDR到DDR5的主要变化，我们可以看到，为了配合整体行业对于性能，容量和省电的不断追求，规范的工作电压越来越低，芯片容量越来越大， IO的速率也越来越高。

除了电压，容量和IO的速率变化之外，还列出了Bank， Bank Group，Prefetch和Burst Length的演进，bank数越来越多，到DDR4出现bank group，prefetch也从2n增加到4n，8n。虽然我们说现在DDR4的最大速率是3200MT/s, 但是这是指的DDR4的IO频率，即DDR4和memroy controller之间的接口数据传输速率。那么DRAM是怎么实现用比较低的核心传输频率来满足日益高涨的高速IO传输速率的需求呢？这就是靠prefetch来实现的。

从DDR开始到DDR3很好理解，Prefetch相当于DRAM core同时修了多条高速公路连到外面的IO口，来解决IO速率比内部核心速率快的问题，IO数据速率跟核心频率的倍数关系就是prefetch。
burst length的长度跟CPU的cache line大小有关。Burst length的长度有可能大于或者等于prefetch。但是如果prefetch的长度大于burst length的长度，就有可能造成数据浪费，因为CPU一次用不了那么多。所以从DDR3到DDR4，如果在保持DDR4内存data lane还是64的前提下，继续采用增加prefetch的方式来提高IO速率的话，一次prefetch取到的数据就会大于一个cache line的大小（512bits），对于目前的CPU系统，反而会带来性能问题。
DDR4出现了Bank Group,这就是DDR4在不改变prefetch的情况下，能继续提升IO速率的秘密武器。DDR4利用Bank group的interleave，实现IO速率在DDR3基础上进一步提升。

DDR（一）——基础理论相关推荐

江苏省专转本计算机专业大类《计算机基础理论 1.2（二）小节习题答案》
江苏省专转本计算机题库答案--<计算机基础理论第一章> 本题库面向江苏省普通高校专转本计算机大类(新政策),约包含4000道题目,考点内容全覆盖. 更多资料见wx公众号/小程序--云开本 ...
江苏省普通高校“专转本”选拔考试计算机专业大类专业综合基础理论考试大纲
江苏省普通高校"专转本"选拔考试计算机专业大类专业综合操作技能考试大纲一.考试性质计算机专业大类专业综合科目操作技能考试是为江苏省普通高校招收计算机专业大类的"专转 ...
I.MX6ULL_Linux_基础篇(11) DDR介绍与校准
系统级芯片通常要使用外部RAM作为程序运行空间,DDR是其中一种.但是DDR的速度发展到如今速度已经很快了,如DDR5已经达到6000,因此也会产生一些问题,比如容易受到干扰,甚至不同的pcb,cpu ...
Lambda 表达式基础理论与示例
Lambda 表达式基础理论与示例 Lambda 表达式,也可称为闭包,推动 Java 8 发布的最重要新特性. Lambda 允许把函数作为一个方法的参数(函数作为参数传递进方法中). 使用 Lam ...
uboot引导kernel - 2- uboot/kernel需要放在DDR什么位置的问题
uboot启动Linux内核过程分为4大步骤: 问题2: uboot阶段DDR的分区的问题上述步骤2和步骤4中,有将uboot/kernel拷贝纸DDR的步骤,具体要拷贝到DDR的什么位置呢? 分清 ...
zynq tcp如何从网口发数据_ZYNQ_PL与PS的DDR交互
ZYNQ7000系列中PS端与PL端的通信都是通过AXI总线进行连接的,利用好AXI协议是PS与PL交互的基础,因此设计这个实验来进一步了解两者间的通信. 1.实验目的 PL端通过AXI协议访问PS端 ...
一文详解非线性优化算法：保姆级教程-基础理论
不论是刚入门SLAM的小白,还是导航相关专业的同学,都对"非线性优化"这个词不陌生,如果你说你没听过这个词,那"因子图"一词总该略有耳闻吧,如果还是不知道,那就 ...
DDR: efficient computational method to predict drug–target interactions using graph mining and machi
DDR: efficient computational method to predict drug–target interactions using graph mining and machi ...
发展第三代AI：清华AI研究院基础理论研究中心成立，朱军任主任
https://www.toutiao.com/a6687778128141484552/ 人工智能正处在高速发展时期,而清华的研究人员却早已意识到了目前方法的局限,并放眼于下一代技术上了.5 月 6 ...

DDR（一）——基础理论

1. DDR是啥？

2. ROM与RAM简介

3. DDR

4. DDR差别

DDR（一）——基础理论相关推荐

最新文章

热门文章