计算机考研复试-计算机组成原理

计算机组成原理

SRAM

使用双稳态触发器存储，所以是非破坏性读出，不需要重写，断电后信息消失（易失性），不需要进行刷新，常用作Cache,行地址和列地址同时送，运行速度快，存储信息使用触发器。

DRAM：

使用电容存储，所以是破坏性读出，读出后需要重写，需要定时刷新，易失性存储器，通常用来作主存，行列地址分开送，因为通常DRAM这种存储芯片存储容量比较大，对于 4GB 的内存最少需要32位地址线，所以要使用地址复用技术，所以行地址和列地址分开送地址线就可以减少一半，技术难度下降。

DRAM的刷新

译码器有行地址译码器和列地址译码器，刷新主要以行为单位，通过硬件的支持，读出一行数据后重新写入，占用一个读写周期，通过刷新的时间划分，有三种

分散刷新：每次读写完都刷新一行，读写周期变为原来的二倍

集中刷新：在每个刷新周期内集中安排时间全部刷新，这段时间CPU无法访问存储器，称为访问死区

异步刷新：只要在一个刷新周期内对每一行进行刷新即可，每隔一段时间刷新一行，刷新的时间同样是访存死区，即把访存死区时间在一个刷新周期内分散开来。

ROM

MROM：掩膜式只读存储器，存储内容由制造厂商之间写入，无法修改。

PROM：一次可编程只读存储器，存储内容由用户通过专门设备直接写入，无法修改。

EPROM：可擦除可编程只读存储器，修改次数有限，写入时间很长。

Flash Memory：闪速存储器，如U盘，写入速度很快，但比读速度慢，因为写入前要先擦除。

固态硬盘：控制单元+flash芯片。

RAM芯片是易失性的，ROM芯片是非易失性的。

RAM是可以随机存取的，很多ROM也是可以随机存取的。

CPU 和主存的连接（我复试被问到）

CPU和主存连接的线有地址总线，数据总线，片选线，读写控制线

数据总线宽度 > 存储芯片字长 ——位扩展

扩展主存的存储容量字长——字扩展译码器通过片选线连接存储芯片

片选线：CPU用来控制存取哪个存储芯片

读写控制线：CPU用来控制对存储芯片的读写操作

用户可见的寄存器：通用寄存器组，程序状态字寄存器（PSW），程序计数器PC

用户不可见的寄存器：MAR,MDR,IR(指令寄存器)，暂存寄存器

1.计算机的五层层次结构

微程序机器：执行一些微指令

传统机器：执行二进制机器指令

操作系统机器：执行一些广义指令，即系统调用

汇编语言机器：执行汇编指令

高级语言机器：执行用高级语言编写的指令

2.编译和解释

编译型语言执行过程：编译需要使用到编译器，它把源程序经过词法分析，语法分析，词义分析，代码优化后形成目标程序，然后再接收输入数据，进行输出。

解释型语言执行过程：解释需要使用到解释器，把源程序和数据统一输入到解释器中，解释器就可以对代码进行逐行执行。

3.计算机体系结构和计算机组成

**计算机体系结构：**是指那些能够被程序员看见的计算机属性。如指令集，数据类型。

**计算机组成：**是指如何实现计算机体系结构中体现出来的属性。

以乘法指令为例，计算机中是否有乘法指令是计算机体系机构研究的问题，而乘法指令应该如何实现就是计算机组成的问题，如是使用加法器和移位器构成还是使用专用的乘法器。

4.冯诺依曼机器的特点

计算机由由运算器，存储器，控制器，输入设备，输出设备五大部分组成
指令和数据都存储在存储器中并可以按地址访问
指令和数据都以二进制表示
指令由操作码和地址码组成，操作码指明操作类型，地址码指明在存储器中的位置

5.主存储器中的MAR和MDR

MAR：存储地址寄存器，保存需要访问的地址，反映存储单元的个数

MDR：存储数据寄存器，缓存读出或写入的数据，反映存储字长

存储的最大容量MAR寄存器的位数和MDR寄存器的位数决定

6.存储字长和机器字长

机器字长：CPU一次能处理的二进制数据的位数

存储字长：按照某个地址访问存储单元所获取的二进制数据的位数

7.为什么使用总线

在冯诺依曼结构中，各个部件之间均有单独连线，不仅线多，而且导致扩展IO很不容易，因此引入了总线连接方式，将多个设备连接在一组总线上，构成设备之间的公共传输通道。

8.总线的两大基本特征

**共享：**多个部件连在同一组总线上，各个部件都通过总线进行数据交换

**分时：**同一时刻，总线上只能传输一个部件发送的信息

9.系统总线按照传输信息不同，分成哪几类，单向双向？

按照传输信息分类分为数据总线，地址总线，控制总线

数据总线：部件之间传输数据信息，属于双向传输，如CPU和存储器之间的读操作和写操作

地址总线：同来指明访问的存储单元的地址，由CPU发出，单向

控制总线：用来发送各种控制信号，双向，如CPU给主存和IO设备的读写信号，IO设备给CPU的中断信号

10.总线宽度，总线带宽，总线复用，信号线数

总线宽度：总线的根数，衡量计算机性能的重要指标

总线带宽：总线数据传输速率，总线上每秒能够传输的最大字节数

总线复用：一条信号线上分时传送两种信号，如地址总线和数据总线的分时复用

信号线数：地址总线，数据总线，控制总线三种总线的线数之和

11.集中仲裁（集中总线判优控制）有哪三种方式

**链式查询方式：**它的三根控制线（总线允许，总线请求，总线忙）都是单根的线

优点是链式查询方式优先级固定，只需要几根控制线就能实现，结构简单

缺点是对硬件电路的故障敏感，并且优先级不能改变，优先级较高的部件频繁使用总线时，会使优先级低的部件长期得不到总线

**计数器查询方式：**用一个计数器控制总线使用权，使用一组设备控制线来传输信号

优点是计数初始值可以改变有点次序，对电路的故障没有链式查询敏感

缺点是增加了控制线数，控制也比链式查询相对复杂

**独立请求方式：**每一个设备均有一个总线请求线和总线允许线，总线控制设备有一个排队器，总线请求信号在排队器中进行排队

优点是响应速度快，对优先次序的控制相对灵活

缺点是控制线数量多，总线的控制逻辑更加复杂

12.总线周期

总线周期：总线上两个部件完成一次完整且可靠的数据传输时间

分为四个阶段

申请分配阶段：申请总线

寻址阶段：发出地址及有关命令

传输阶段：进行数据交换

结束：从总线上撤除信号，让出总线

13.总线定时

总线定时：总线双方交换数据的过程中需要时间上的配合关系的控制，这种控制关系称为总线定时

同步通信： 系统采用一个统一的时钟信号来协调发送和接收双方的传送定时关系。

发送方用系统的时钟前沿发信号，接收方用系统的时钟后沿来判断，识别

特点：传送速度快，总线逻辑控制简单，但是属于主从设备强制性同步，不能进行数据通信的有效性校验，可靠性差

异步通信： 没有时钟和统一的时间间隔，完全靠传送双方相互制约的”握手“信号来实现定时

主设备向从设备发出交换信息的请求信号，从设备收到后向主设备收到回答信号

不互锁方式：主从设备发出信号以后，不必等待对方回应即可撤销，速度最快，可靠性最差

半互锁方式：主设备发出请求信号后必须接到从设备发出回答信号才撤销请求信号，从设备收到请求信号，发出回答信号后不必等待获知主设备已经撤销，可直接撤销。

全互锁方式：主设备发出请求信号后，必须待从设备回答后才撤销请求信号，从设备发出回答信号必须待获知主设备请求后再撤销回答信号。

特点：总线周期长度可变，能保证工作速度相差很大的设备可靠的进行信息交换，比同步方式复杂，速度比同步方式慢

半同步通信： 结合同步通信和异步通信的方式

采用统一的时钟，规定了在一定的时间内应该干什么，如果从模块没有准备好，增加一个等待响应信号

分离式通信： 在半同步通信的基础上把从设备准备数据时，总线空闲时间利用起来

把一个总线传输周期分为子周期1和子周期2，子周期1为主模块申请占用总线，使用完后放弃总线使用权，子周期2是从模块占用总线，在子周期1和子周期2中间的总线空闲时间分配到其他模块。

特点：各模块都有权占用总线，采用同步方式通信，不等对方回答，总线利用率提高。

14.波特率和比特率

波特率：单位时间内传输的二进制数据的位数

比特率：单位时间内传输的二进制有效数据的位数

15.存储器分类

随机存储器(RAM)

串行存储器（顺序存储器，如磁带，直接存储器，如磁盘）

相联存储器

16.存储系统层次结构

缓存-主存层次： 用来缓解CPU和主存速度不匹配的问题，对程序员完全透明

主存-辅存层次： 用来解决主存容量不够的问题，对程序设计者透明，但对系统程序设计者不透明

17.字在存储单元中的两种存储方式

大端方式： 字的低位存在内存的高地址中，而字的高位存在内存的低地址中。

小端方式： 字的低位存在内存的低地址中，高位存在高地址中。

18.存取时间和存取周期

存取时间：启动一次存储器完成本次操作所需的时间

存取周期：连续两次启动存储器所需要的最小时间间隔

存取周期包括存取时间和恢复时间

19.提高访存速度的方式（我复试被问到）

采用存储层次结构：cache-主存结构

调整主存结构：单体多字并行存储和多体单字交叉存储

20.多体单字交叉存储（我复试被问到）

高位交叉编址方式：顺序存储，一个存储体存满之后再存下一个，不能提高单次访存速度，但是能使多应用并行访存，提高系统的并发性。

低位交叉编址方式：存储体的编址方式是交叉存储，即程序连续存放在相邻的存储体中，能显著提高单次访存速度

21.局部性原理

空间局部性：在最近的未来要使用的信息很可能与现在使用的信息存储空间上是邻近的。

时间局部性：在最近的未来要用到的信息很可能是现在正在使用的信息。

22.主存与Cache地址映射

全相联映射方式： 主存中的任意一块都可以映射到Cache中的任意一块的方式，即当主存中的某一块需调入Cache时，Cache可选择任意一个空闲块分配给它。

特点：命中率高，Cache的存储空间利用率也比较高，但是实现电路复杂，并且每次都需要与全部内容比较，应用很少。

直接映射方式： 主存中的某块只能映射到Cache中满足特定关系的块中，这个特定关系很典型的就是取余操作。

特点：电路简单，地址映射方式简单，访问速度也比较快，但是Cache块的冲突率很高，余数相同的主存块无法同时进入Cache块。

组相联映射方式： 把Cache块分成很多组，主存块与Cache的组之间采用直接映射，而组内的各块则采用全相联映射方式，也就是说主存的某块只能映射到Cache的特定组的任意一块。

特点：块的冲突概率比较低，块的利用率也大幅度提高，块的失效率明显降低，实现难度比直接映射方式高。

23.Cache替换算法

随机算法： 随便选择一个主存块进行替换

特点：过于自由，效果很差

先进先出算法： 优先替换最先被调入的Cache的主存块

特点：不遵循局部性原理，效果差

近期最少使用： 将最久没有被访问过的主存块替换，每个Cache行都有一个计数器，记录多久没被访问

特点：基于“局部性原理”，近期被访问过的主存块，在不久的将来很可能被再次访问，因此淘汰最久未被访问过的块是合理的，LRU算法的实际运行效果优秀，Cache命中率高。

最不经常使用： 将被访问次数最少的主存块替换，每个Cache行都设置了一个计数器，用于记录被访问过多少次

特点：曾经被访问的主存块在未来不一定会用到，实际运行效果不好

24.CPU对Cache的写策略

各级Cache之间使用“全写法+非写分配法”，Cache与主存之间采用“写回法+写分配法”

各级Cache之间

当写命中时，必须把数据同时写入各级Cache，当一级Cache写不命中时，而在二级Cache中，仅写入二级Cache中而无需写入一级Cache。

Cache和主存之间

当写命中时，仅写入Cache中而无需同时写入主存，等到Cache调出Cache时写入主存

当写不命中时，把主存块中对应的快调入Cache，然后写入Cache，而不直接写主存

25.指令集或指令系统

一台计算机所有指令的集合构成该机的指令系统或指令集。

26.指令结构

指令 = 操作码 + 若干地址码

定长指令字结构：指令系统中所有指令的长度都相同

变长指令字结构：指令系统中各种指令长度不等

定长操作码：指令系统中所有指令的操作码都相同

可变长操作码：指令系统中各种指令的操作码长度可变

定长操作码： 在指令字的高位部分分配若干位表示操作码

优点：定长操作码对于简化计算机硬件设计，提高指令译码和识别速度很有利。

缺点：指令数量增加时会占用更多的固定位，留给表示操作数地址的位数有限。

扩展操作码： 全部指令的操作码字段的位数不固定，且分散地放在指令字的不同位置上。

定长指令字结构 + 可变长操作码 = 扩展操作码指令格式

扩展操作码：短码不能是长码的前缀；各指令操作码一定不能重复

通常情况下，对使用频率较高的指令，分配较短的操作码，使用频率较低的指令，分配较长的操作码

优点：在指令字长有限的前提下仍保持比较丰富的指令种类。

缺点：增加了指令译码和分析的难度，使控制器的设计更复杂。

27.寻址方式

形式地址：指令地址码字段通常都不代表操作数的真正地址，成为形式地址。

有效地址：操作数的真实地址，由寻址特征和形式地址共同决定。

直接寻址： 指令字中的地址就是操作数的真实地址，取指令需要访存一次，取地址码指明的操作数需要访存一次，总共访存两次。

优点：简单，指令执行阶段仅访问一次主存，不需要专门计算操作数地址。

缺点：地址码的位数决定了该指令操作数的寻址范围，操作数的地址不易修改

间接寻址： 指令的地址字段给出的形式地址不是操作数的真正地址，而是操作数有效地址所在存储单元的地址，也就是操作数地址的地址，取指令访存一次，执行指令需要访存两次，一共访存三次。

优点：扩大了寻址范围，便于编址程序

缺点：指令在执行阶段需要多次访存

寄存器寻址： 在指令字中直接给出操作数所在的寄存器单元，只需取指令的一次访存，执行指令不需要访存。

优点：指令在执行阶段不访问主存，只访问寄存器，指令字短且执行速度快。

缺点：寄存器价格昂贵，计算机中的寄存器个数有限。

寄存器间接寻址： 寄存器给出的不是一个操作数，而是操作数所在的主存单元，取指令需要一次访存，执行指令需要寻址寄存器中指明的主存地址，需要再一次访存，一共访存两次。

特点：比一般的间接寻址速度更快。

隐含寻址： 不是明显地给出操作数的地址，而是指令中隐含着操作数的地址。

优点：有利于缩短指令字长。

缺点：需增加存储操作数或隐含地址的硬件

立即寻址： 形式地址就是操作数本身，又称为立即数，通常用补码表示，取指令访存一次，执行指令不需要访存，总共访存一次。

优点：指令执行阶段不访问主存，指令执行时间最短。

缺点：地址码的位数限制了立即数的范围。

偏移寻址 （执行期间都需要访存一次）

基址寻址： 以程序的起始存放地址为起点。

优点：便于程序“浮动”(程序可以存放在程序中任意一块地址，基址寄存器只需修改为起始地址即可),方便实现多道程序并发运行

变址寻址： 程序员自己决定从哪里作为起点。

设置一个变址寄存器，用变址寄存器的值和形式地址相加得到真实地址，类似于基址寄存器，但与基址寄存器不同的是，变址寄存器的内容可由用户改变。

优点：在数组处理过程中，可设置形式地址为数组首地址，不断改变变址寄存器的内容，便能形成数组中任一数据的地址，适合编制循环程序。

相对寻址： 以程序计数器PC所指地址作为起点。

把程序计数器PC的内容加上指令格式中的形式地址而形成操作数的有效地址。

优点：操作数的地址不是固定的，随着PC值的变化而变化，并且与指令地址值之间总是相差一个固定值，便于程序浮动。

堆栈寻址： 操作数存放在堆栈中，隐含使用堆栈指针作为操作数地址。

28.CISC和RISC

CISC是复杂指令集，一条指令完成一个复杂的基本功能，应用x86

复杂，庞大，指令很多，指令字长不固定，访存指令也不加限制。

RISC是精简指令集，一条指令完成一个基本动作，多条指令组合完成一个复杂的基本功能，ARM架构

简单，精简，指令数目不多，指令字长定长，只有load/store能访存。

29.IO接口的功能

实现主机和外设的通信联络控制

协调不同工作速度的外设和主机之间交换信息，保证计算机系统能统一协调的工作。

进行地址译码和设备选择

CPU送来选择外设的地址码后，接口对地址译码产生设备选择信息

实现数据缓冲

CPU与外设之间的速度不匹配，设置数据缓冲区，暂存数据

信号格式转换

外设与主机的电平，数据格式存在差异，接口提供外设与计算机信号格式的转换功能

传送控制命令和状态信息

30.IO端口和编址

与存储器统一编址方式： 又叫存储器映射方式，把IO端口当做存储单元进行地址分配，这种方式CPU不需要设置专门的IO指令，用统一的访存指令就可以访问IO端口。

优点：不需要专门的输入输出指令，可使CPU访问IO的操作更灵活，更方便，还可使端口有较大的编址空间。

缺点：端口占用存储器地址，使内存容量变小，使用存储器编址的IO设备速度较慢。

与存储器独立编制方式： 又称IO映射方式，IO端口的地址空间和主存地址空间是两个独立的地址空间，无法从地址码区分，需要设置专门的IO指令。

优点：IO指令和存储指令有明显区别，程序编制清晰，便于理解。

缺点：IO指令少，一般只能对端口进行传送操作，尤其需要CPU提供存储器读写和IO设备读写两组控制信号，增加了控制复杂性。

31.IO方式

程序查询方式： 程序查询方式接口中设置一个数据缓冲寄存器和设备状态寄存器。首先，CPU执行初始化程序，设置参数，发送命令字，从接口中读取IO设备状态信息，不断查询IO设备状态，直到外设准备就绪，传送一次数据，修改地址和计数器参数，判断是否结束，若未结束，则重新判断状态。

特点：接口设计简单，设备量少，但是存在忙等现象，效率大大较低

程序中断方式： 等待IO时，CPU可以去执行其他程序，IO完成后向CPU发出中断请求，CPU响应中断。

中断判优

硬件故障中断属于最高级，其次是软件中断

非屏蔽中断优于可屏蔽中断

高速设备优于低速设备

输入设备优于输出设备

实时设备优于普通设备

单重中断处理过程：CPU执行完一条指令后，检查是否有中断信号，如果有则进行中断响应，首先关中断，让程序计数器入栈，然后通过硬件得到向量地址(多个设备发来中断信号时，通过硬件排队器实现中断判优，得到向量地址)，保护CPU现场，然后对中断请求信号进行具体的处理，最后恢复现场。

32.DMA传送过程

预处理：CPU指明主存起始地址，IO设备地址，传送数据个数等。

数据传送：设备向数据缓冲区中写满数据后发起DMA请求，得到总线使用权后，把数据和地址发到总线上传输至主存，经过多次这样的操作后，当传送长度寄存器溢出后(即大于CPU指出的传送数据个数)，发出DMA中断请求。

后处理：中断服务程序，做DMA结束处理。

33.DMA传输数据和CPU冲突

DMA控制器与主存之间有一条数据通路，当DMA与主存交换信息时不需要经过CPU，可能发生冲突。

停止CPU访问主存： 当DMA工作时，CPU处于不工作状态，未充分发挥CPU对主存的利用率。

DMA与CPU交替访问： 不需要总线使用权的申请、建立和归还，硬件电路复杂，并且CPU使用主存很频繁，就算当DMA不使用主存时也需要给DMA留半个周期。

周期挪用： 时间分配更加自由，效率更高，CPU不访存时DMA可直接使用，CPU正在访存时，这一个周期结束让出总线，CPU与DMA同时访存时，DMA优先访存。

检测自己有没有复习到位，看着以下这些关键字，是否可以说出内容，复试时很多时候老师都是说个关键字，然后你自己根据关键字拓展，既可以检验广度，又可以检验深度。

SRAM DRAM
DRAM的刷新
ROM
CPU和主存的连接
计算机的五层结构
编译和解释
计算机结构和计算机组成
冯诺依曼机器的特点
主存中的MAR和MDR
存储字长和机器字长
为什么使用总线
总线的两大特征
系统总线按照传输信息不同分成哪几类，单向双向
集中仲裁的三种方式
总线周期
总线定时的四种
波特率和比特率
存储器分类
存储系统的层次结构
存储单元的两种存储方式
存取时间和存取周期
提高访存速度的方式
多体单字交叉存储
局部性原理
主存和Cache的地址映射
Cache的替换算法
CPU和Cache的写策略
指令集或指令系统
指令结构
寻址方式
CISC和RISC
IO接口的功能
IO端口和编址
IO方式
DMA传送过程
DMA传输数据和CPU冲突