CY3014 SLAVEFIFO

1、基于CYPRESS AN65974
2、FPGA内部例化数据输出，每帧数据(52B)header+204810244B+(32B)tailer，间隔4096个系统时钟。
3、固件
(1)修改测试模式
(2)修改传输模式

理由不解释，可以自己测着看效果，可根据手册来修改其他参数。
4、再cypress安装目录下，找到streamer的源码，用VS2015打开，编译，根据报错的提示去修改配置环境，基本改改都能通过。
5、测试传输速率，且在bus hound上可以抓取到bulkin的数据。

6、通过修改数据大小与间隔，上位机队列个数，可提升性能。测试最高速率可达380MB。
7、在streamer.h的文件中，在接收数据时，调用三个函数，
（1）BeginDataXfer
（2）WaitForXfer
（3）FinishDataXfer
（4）只要修改QueueSize的值，保证len*QueueSize的大小足够每帧数据的大小，则在i==QueueSize时，可以正确接收完一帧数据。但是要考虑，当数据速率很快，数据较短，开辟的QueueSize就会较少，此时接收的数据就会有问题。
8、保证每帧数据头+数据+尾不能时16KB的整数倍，否则，驱动处无法正确区分两帧数据。
9、bug
在长时间发送过程中，突然有一时刻，芯片会死掉，必须对cy3014芯片的bulkin通道进行复位。此时FPGA的信号抓取，FLAGA为高，FLAGB持续为低。按照正常理论来说，都应该为高，才可以继续往下写。这个问题困扰我很久，有清楚的可以留言，一起讨论。
10、图片接收

CY3014 SLAVEFIFO相关推荐

usb68013固件之SlaveFIFO
选择SlaveFIFO传输方式 SlaveFIFO传输示意如图1: 图1 Slave FIFO传输示意图在Slave FIFO方式下,FX2LP内嵌的8051固件的功能只是配置Slave FIFO ...
EZ-USB-FX3 slavefifo调试
最近使用fx3-usb-3.0调试slave fifo的传输,期间遇到许多难以理解的问题.在这里分享给大家,希望可以少走一些弯路,我自己是这样走过来的. 1,首先去官网下载原始的参考设计,并安装所提供 ...
cyusb3014的slavefifo程序的解读
FX3程序解读之---同步FIFO(slaveFifoSync) *生产者,消费者. 1.首先看DMA的回调函数(cyu3dma.h): typedef void (*CyU3PDmaCallback ...
[Craftor原创]EZ-USB与FPGA的通信接口设计
声明:Craftor原创,转载请注明出处. 使用芯片:CY7C68013A(Cypress)与XC3S50AN(Xilinx) 一.原理图 FPGA与EZ-USB通过异步FIFO方式连接,以下截图来自 ...
python fpga chips_FPGA实现USB2.0同步读数据传输且用chipscop抓取波形（3）
上一节实现了USB2.0 基于FPGA的同步写递增数据的操作,本节即实现简单的USB读取数据,所读取的数据使用黑金AX516开发板配套的EZ-USB.如果使用其他的上位机可能会导致电脑识别不了AX51 ...
CYUSB3014 USB3.0与FPGA设计
目录 1. USB3014连接框图 2. 复位设置 3. 时钟晶振 4. 时钟源配置 5. 引导方式配置 6. IIC存储器 7. SPI flash存储器 8. FPGA外接串口 1. USB301 ...
始于情怀，终于品质----方寸微T630 USB3.0 替换 CYUSB3014
T630与CYUSB3014 差异对比相同点 T630与CYUSB3014脚位基本功能兼容,都是BGA121封装区别 1.内核 T630 CPU内核是国产CK803S,使用国产开发环境CDK CY ...
FPGA通信第一篇--USB2.0
FPGA通信第一篇–USB2.0 1 初识USB 1.1 简介 USB(UniversalSerialBus)是一种支持热插拔的高速串行传输总线,它使用差分信号来传输数据.在USB1.0和USB1.1 ...
初探USB3.0极简方案FT601Q芯片方案
说来惭愧,从米联客开发板硬件上开始支持USB3.0芯片,FTDI600/601Q芯片方案已经快1年了,但是一直没给出非常详细的使用demo.市面上的开发板目前大都采用CY3014方案,那么米联客为什么 ...

CY3014 SLAVEFIFO

CY3014 SLAVEFIFO相关推荐

最新文章

热门文章