DDR4 Spec 第四章 4.14-4.15

4.14 Per DRAM Addressability

假设4个DRAM颗粒组成一个rank，那么PDA指的就是在一个rank中对每个颗粒进行控制、调节、设定等。例如对rank中的每个颗粒进行VrefDQ训练以及设定不同的终端电阻值等。

以下为PDA模式的流程：

进入PDA模式之前需要进行write leveling。
进入PDA模式之前，MR5 A[8:6] = Enable，MR1 A[10:8] = Enable。
通过MR3的A4 = 1进入PDA模式。
在PDA模式中，所有的MRS命令依据DQ0（x4和x8器件）或DQL0（x16器件）来决定是否对该DRAM颗粒执行PDA模式，DQ0或DQL0的电平由DQS信号捕捉。如图35所示。如果DQS捕捉到DQ0或DQL0为0，则DRAM执行MRS命令，若DQS捕捉到DQ0或DQL0为1，则DRAM不执行MRS命令。当然，内存控制器也可以驱动所有的DQ bits，也就是说，用户可以仅对DQ0进行驱动，也可以对除DQ0以外的DQ pin进行驱动。
利用MRS命令对某个器件进行编程。
在PDA模式中，仅允许发送MRS命令。
如图35所示，两个MRS命令间的间隔为AL+CWL+PL+BL/2-0.5tCK+tMRD_PAD，其中PL可能为0。
发送MRS命令，MR3 A4=0来退出PDA模式，退出时，MRS也要求DQ0=0（x4和x8器件）或DQL0=0（x16器件）。

NOTE 在退出PDA模式时，需要给MR3寄存器全部program，才能退出。不过，这样做可能会影响rank上一些DRAM内部的值。为了避免这种情况的发生，在MR寄存器中有PDA Enable/Disable控制位（具体是哪个？）。在PDA模式下，与正常的写操作一样，DRAM仍然是通过DQS捕捉DQ0/DQL0。然而，需要注意，PDA模式下不支持动态ODT。如果MR1的RTT_NOM Enable，即A[10:8]=Enable，DDR4的数据的终端电阻由ODT pin控制，其时序参数如表40所示。为了在PDA模式中正确地采样DQ0/DQL0的低电平，VrefDQ的值必须设置为其中值或Vcent_DQ值。

图36和图37的时序图分别为退出PDA模式和突发长度为BC4的PDA模式。
由于PDA模式下使用的Vref值可能是经过训练的，经过优化的Vref值，则在第一个DQS边沿和最后一个DQS下降沿时捕捉不到正确的DQ（这里很疑惑，既然是优化后的Vref，为何还会捕捉到错误的DQ）。推荐的做法是，DRAM在第一个DQS的下降沿或第二个DQS的上升沿处进行采样。

内存控制器需要根据BC4/BL8需要多长传输时间将DQ0/DQL0保持为低对应长度的时间。

4.15 CAL模式（CS_n到Command Address的延迟）

4.15.1 CAL模式描述

当关闭CAL时，CS_n为低，则需要立马给出CMD/ADDR，但是当开启CAL，则可以在CS_n拉低后的几个周期后给出CMD/ADDR。

图38展示了CAL的定义。当CS_n拉低时，CK采样到CS_n为低，CMD/ADDR将会在几个周期后有效，这给了DRAM一定的时间来使能CMD / ADDR的receiver。一旦CMD/ADDR被锁存，则可以关闭receiver。CAL由MR4的[8:6]确定。图39展示了连续的命令的发送，receiver在CMD有效时才打开（使能）。

表41展示了speed bin低于2666的CAL和大于等于2666的CAL延迟时间。对于前者，不支持Geardown模式，对于后者，支持Geardown模式，但是CAL的时间必须为偶数个CK周期，例如本该为5个CK周期，但是需要为偶数个，且其偶数向上取整，所以在2666的速率下，最小的tCAL值为6个CK周期。

表42展示了MR4的值对对应的CAL.

当开启了CAL模式，或准备利用MRS命令开启CAL模式，下一个最早到来的有效命令所需等待的时间为tMOD_CAL = tMOD + tCAL。

图40表示，在Ta1时刻发送开启CAL模式的MRS命令，则下一个最早到来的命令应该在tMOD_CAL之后。

图41表示，当已经进入CAL模式后，在Ta1时刻之前，CS_n信号拉低，两者的间隔时长为tCAL，从MRS到下一个有效命令的时间为tMOD_CAL。

图42表示，在Ta1时刻发送使能CAL的MRS命令后，需等待tMRD_CAL时长才能发送下一个MRS命令。

图43表示，当已经进入CAL模式后，在Ta1时刻之前，CS_n信号拉低，两者的间隔时长为tCAL，从MRS到下一个MRS的时间为tMRD_CAL。

图42和图43的tMRD_CAL应该等于tMRD+tCAL。

4.15.2 开启CAL后的自刷新的进入和退出时序

见图44。在SRE之前，CS_n拉低，经过tCAL之后，CMD总线上发送SRE命令。在退出发送SRX命令后，经过tXS_FAST时间后，CS_n拉低，在经过tCAL时间后，CMD总线上发送其它有效命令，不过这里的有效命令有要求：仅为MRS或ZQCS或ZQCL命令。

4.15.3 开启CAL后的Power Down的进入和退出时序

图45为开启CAL后的Power Down的进入和退出时序。