【IC7】FPGA最高工作频率的计算方法；FPGA最大输出频率；查看handbook的PLL最高频率；Fout_ext；Fout两个参数；FPGA输出1ns脉冲
目录
1 时钟周期 T = Tco + Tlogic + Troute + Tsu
2， 故 Tlogic = 4 * Tlut
3， = Tco + Tsu + 12 * Tlut
4，搜索handbook，不要搜索datasheet
4-1 时钟树的特性
4-2 PLL特性；Fout_ext;Fout两个参数
5，FPGA输出1ns脉冲
我们的设计需要多大容量的芯片？我们的设计能跑多快？这是经常困扰工程师的两个问题。对于前一个问题，我们可能还能先以一个比较大的芯片实现原型，待原型完成再选用大小合适的芯片实现。对于后者，我们需要一个比较精确的预估，我们的设计能跑50M，100M 还是133M？
首先让我们先来看看Fmax 是如何计算出来的。图（1）是一个通用的模型用来计算FPGA的。我们可以看出，Fmax 受Tsu ， Tco ， Tlogic 和 Troute 四个参数影响。（ 由于使用FPGA 全局时钟，时钟的抖动在这里不考虑）。
1 时钟周期 T = Tco + Tlogic + Troute + Tsu
时钟频率 Fmax = 1/Tmax
其中：
Tco ： D 触发器的输出延时
Tlogic ： 组合逻辑延时
Troute ： 布线延时
Tsu ： D 触发器的建立时间
图（ 1 ） 时钟周期的计算模型
由图（1）可以看出，在影响Fmax 的四个参数中，由于针对某一个器件Tsu 和Tco 是固定的，因此我们在设计中需要考虑的参数只有两个Tlogic 和Troute.通过良好的设计以及一些如Pipeline 的技巧，我们可以把Tlogic 和Troute 控制在一定的范围内。达到我们所要求的Fmax.
经验表明一个良好的设计，通常可以将组合逻辑的层次控制在4 层以内，即（ Lut Levels 《=4 ） 。而Lut Levels（ 组合逻辑的层次 ）将直接影响Tlogic 和Troute 的大小。 组合逻辑的层次多，则Tlogic 和Troute 的延时就大，反之， 组合逻辑的层次少，则Tlogic 和Troute 的延时就小。
让我们回过头来看看Xilinx 和Altera 的FPGA 是如何构成的。是由Logic Cell （ Xilinx ）或 Logic Element（ Altera ）这一种基本结构和连接各个Logic Cell 或Logic Element 的连线资源构成。无论是Logic Cell 还是 Logic Element ，排除其各自的特点，取其共性为一个4 输入的查找表和一个D 触发器。如图（2）所示。而任何复杂的逻辑都是由此基本单元复合而成。图（3）。上一个D 触发器的输出到下一个D 触发器的输入所经过的LUT 的个数就是组合逻辑的层次（ Lut Levels ）。因此，电路中用于实现组合逻辑的延时就是所有Tlut 的总和。在这里取Lut Levels = 4 。
2， 故 Tlogic = 4 * Tlut
图（ 2 ） FPGA基本逻辑单元
图（ 3 ） 复杂组合逻辑的实现
解决的 Tlogic 以后，我们来看看Troute 如何来计算。由于Xilinx 和Altera 在走线资源的设计上并不一样，并且Xilinx 没有给出布线延时的模型，因此更难于分析，不过好在业内对布线延时与逻辑延时的统计分析表明， 逻辑延时与布线延时的比值约为1:1 到1:2.由于我们所选用的芯片大量的已经进入0.18um 和0.13um 深亚微米的工艺，因此我们取逻辑延时与布线延时的比值为1:2.
Troute = 2 * Tlogic //布线延时时间设定为逻辑延时的两倍
Tmax = Tco + Tlogic + Troute + Tsu
= Tco + Tsu + 3 * Tlogic
3， = Tco + Tsu + 12 * Tlut
下表是我们常用的一些 Xilinx 和Altera 器件的性能估算。我们选取的是各个系列中的最低的速度等级。由于Altera 的APEX ，APEX II 系列器件的不同规模的参数不同，我们选取EP20K400E 和 EP2A15 作代表。
| Tsu ( ns ) | Tco ( ns ) | Tlut ( ns ) | Fmax | |
| Spartent II-5 | 0.7 | 1.3 | 0.7 | 96 M |
| Virtex E-6 | 0.63 | 1.0 | 0.47 | 137M |
| Virtex II-4 | 0.37 | 0.57 | 0.44 | 160M |
| Virtex II Pro -5 | 0.29 | 0.40 | 0.37 | 193M |
| APEX E-3 # | 0.23 | 0.32 | 1.01 | 79M |
| APEX II-9## | 0.33 | 0.23 | 0.7 | 112M |
| Stratix -7 | 0.011 | 0.202 | 0.527 |
153M |
# 以EP20K400E-3 的数据计算得出。
## 以 EP2A15-9 的数据计算得出。
4，搜索handbook，不要搜索datasheet
EP4CE15F23C8N pdf, EP4CE15F23C8N description, EP4CE15F23C8N datasheets, EP4CE15F23C8N view ::: ALLDATASHEET :::
（转）关于FPGA器件的工作频率_xuexiaokkk的博客-CSDN博客_fpga工作频率
4-1 时钟树的特性
4-2 PLL特性；Fout_ext;Fout两个参数
5，FPGA输出1ns脉冲
用FPGA能产生1nS脉冲吗？ - FPGA论坛-资源最丰富FPGA/CPLD学习论坛 - 21ic电子技术开发论坛
用FPGA能产生1nS的脉冲吗？ - FPGA|CPLD|ASIC论坛 - 电子技术论坛 - 广受欢迎的专业电子论坛!
用FPGA能产生1nS脉宽的脉冲吗？【fpga吧】_百度贴吧
【IC7】FPGA最高工作频率的计算方法；FPGA最大输出频率；查看handbook的PLL最高频率；Fout_ext；Fout两个参数；FPGA输出1ns脉冲相关推荐
- FPGA系统性学习笔记连载_Day19【综合实验】之【数字钟】【Intel Cycle IV FPGA平台验证】
FPGA系统性学习笔记连载_Day19[综合实验]之[数字钟][Intel Cycle IV FPGA平台验证] 本系列为FPGA系统性学习学员学习笔记整理分享,如有学习或者购买开发板意向,可加交流群 ...
- linux 正点原子ov5640_【正点原子FPGA连载】第四十七章 基于OV5640的以太网传输视-摘自【正点原子】开拓者 FPGA 开发指南 (amobbs.com 阿莫电子论坛)...
本帖最后由 正点原子 于 2020-10-23 17:12 编辑 203429z6c3os33t8albi33.png (66.36 KB) 2019-7-26 22:21 上传 第四十七章 基于OV ...
- fpga在线升级 linux_2011/12/16 linux主机名 用户密码、静态IP设置及通过SPI实现FPGA的在线升级...
代码量不大,而且有参考,但是这段代码有几点需要提醒注意一下:对于指针的认识应该清楚,指针p加1指向的地址空间到底是加了1字节还是4字节,是由指针类型和平台决定的,不同类型指针的转换也要熟悉:大端小端存 ...
- 【正点原子FPGA连载】第十二章 呼吸灯实验 -摘自【正点原子】领航者ZYNQ之FPGA开发指南_V2.0
1)实验平台:正点原子领航者ZYNQ开发板 2)平台购买地址:https://item.taobao.com/item.htm?&id=606160108761 3)全套实验源码+手册+视频下 ...
- 【正点原子FPGA连载】 第十七章 RS485串口通信实验 -摘自【正点原子】领航者ZYNQ之FPGA开发指南_V2.0
1)实验平台:正点原子领航者ZYNQ开发板 2)平台购买地址:https://item.taobao.com/item.htm?&id=606160108761 3)全套实验源码+手册+视频下 ...
- 为什么ASIC的频率可以达到GHz，而FPGA只能达到几百MHz？
作者:岑川 链接:https://www.zhihu.com/question/51179323/answer/124680433 来源:知乎 著作权归作者所有.商业转载请联系作者获得授权,非商业转载 ...
- myrio与fpga编程_【虚拟课堂】LabVIEW与MyRIO的逐点比较法插补实现（含FPGA）
小本本记下来 最近3D打印机用的有点爽,想用LabVIEW做一个自己的3D打印机玩一玩,所以今天介绍的是利用LabVIEW与MyRIO实现逐点比较法的直线与圆弧插(涉及FPGA).首先我们来介绍一下逐 ...
- 【正点原子FPGA连载】第三十四章RGB-LCD触摸屏实验 -摘自【正点原子】新起点之FPGA开发指南_V2.1
1)实验平台:正点原子新起点V2开发板 2)平台购买地址:https://detail.tmall.com/item.htm?id=609758951113 2)全套实验源码+手册+视频下载地址:ht ...
- 【正点原子FPGA连载】第二十四章HDMI彩条显示实验 -摘自【正点原子】新起点之FPGA开发指南_V2.1
1)实验平台:正点原子新起点V2开发板 2)平台购买地址:https://detail.tmall.com/item.htm?id=609758951113 2)全套实验源码+手册+视频下载地址:ht ...
- 【正点原子FPGA连载】第二十一章 HDMI彩条显示实验 -摘自【正点原子】领航者ZYNQ之FPGA开发指南_V2.0
1)实验平台:正点原子领航者ZYNQ开发板 2)平台购买地址:https://item.taobao.com/item.htm?&id=606160108761 3)全套实验源码+手册+视频下 ...
最新文章
- （HDU）1091 --A+B for Input-Output Practice (III)(输入输出练习(III)）
- Flink安装及使用
- python中的非阻塞使用互斥锁
- python基础之os.system函数执行命令行语句
- [技术博客] 微信小程序的formid获取
- Expm 1_2 实现快速排序的算法,并尝试采用不同的方法实现线性的划分过程.
- 计算机视觉基础：图像处理Task01-图像插值算法
- mysql8.0日期类型_mysql8.0.19基础数据类型详解
- Java从入门到精通 第13章 抽象类与接口
- 敏捷个人学习----为什么的力量
- 如何将计算机网络作为热点,教你如何三步让笔记本电脑做wifi热点？？
- Vue官方文档代码大全
- 手把手教你如何自学计算机，绝对的干货满满！！！
- SDK manger中只有几个配置？？？？
- 如何将每日新闻添加到自己博客中，发送到微信群中
- html移动小图标,html5 实现可拖拽移动的悬浮图标
- Squid - 403 Forbidden (SSH via HTTP Proxy)
- python 中 np.sum()函数 通俗易懂理解！
- 西邮计算机学院楚东方,【校庆68周年寄语】——学生代表
- 视频会议哪家强？Zoom在内的三大平台之间的较量