目录

  • Cadence Allegro 17.4学习记录开始27-PCB Editor 17.4软件PCB中扇出操作
  • 一、扇出的介绍
  • 二、扇出的方式
  • 三、BGA的扇出
  • 四、小器件的扇出
  • 五、allegro中BGA器件自动扇出
    • 第一,选择命令
    • 第二,扇出参数设置

Cadence Allegro 17.4学习记录开始27-PCB Editor 17.4软件PCB中扇出操作

一、扇出的介绍


二、扇出的方式




三、BGA的扇出




四、小器件的扇出

五、allegro中BGA器件自动扇出

第一,选择命令

第二,扇出参数设置


关于信号扇出有如下一些需要注意的点:

1、过孔扇出要考虑其间距,要求2个过孔之间保证能过一根信号线,防止过孔破坏地与电源的完整性;

2、2个过孔之间的中心间距建议在1mm以上(39.37mil),过孔大小的选择参考—过孔添加与设置。

3、IC扇出优先选择外侧,有多排尽量调整地与电源的信号过孔扇出到管脚附近。 左右2边过孔应保持在同一水平线上,以方便内层布线。

4、电容扇出应保证其到供电管脚环路最小。过孔避免打到盘上,以免造成焊接不良,增加生产成本。一定要打盘中孔应将孔打在管脚边缘,不能打到中心位置。

5、BGA器件扇出时,过孔应打在2个焊盘对角线中心,并向四周扇出,中间十字通道禁示打过孔,保证其电源通道的载流能力。

6、BGA器件扇出时可考虑将前面2排孔拉出去一段距离,拉出去的过孔要与BGA中间的过孔尽量保持对齐,以方便BGA器件信号的出线。

7、一般可根据BGA器件间距,估算每层出线的数量,规划出所需设计板层。 一般1mm间距以上的,一个通道可以布2根信号线,1mm间距以下一个通道过1根信号。0.4mm间距一般只能进行HDI设计。

8、器件小于0805封装的,在与大铜皮相连时,建议采用十字连接处理。大面积铺铜的通孔焊盘一般采用十字连接处理,特别是对于多层板的GND网络通孔管脚, 防止焊接时散热过快导致焊接不良。

操作步骤说明:

非BGA器件直接按要求手动打孔扇出即可,注意美观及不要使平面割裂。BGA器件可以使用route-create fanout进行自动打孔,先激活命令,然后在option面板设置参数:

Include Unassigned Pins:含义是扇出的时候,将没有网络的管脚也进行扇出,一般不用勾选,空网络的管脚不用进行扇出;

Include All Same Net Pins:含义是当单独对某一个管脚进行扇出时,将跟这个管脚网络一致的管脚也进行扇出,一般不用勾选;

Via:选择扇出所需要用到的过孔,过孔首先需要在物理规则里面添加好,不然这里没有可以选择的过孔;

Via Direction:过孔的方向朝向,一般选择BGA类型的风格,给BGA器件留出十字通道,方便散热;

Pin-Via Space:过孔到焊盘的间距,一般选择中心间距,将过孔扇出在周围四个焊盘的中心处。

设置好之后,在find面板,勾选symbol,然后点击要扇出的BGA器件,即可完成自动打孔扇出,之后再根据实际情况进行连线和过孔的调整。也可以在find面板勾选pin,然后点击某个pin就可以只针对这一个pin打孔,也可以鼠标框选部分pin,就可以对这部分pin打孔,当选择打孔方向为BGA风格时,单独打孔的位置是在pin的左上方。

Cadence Allegro 17.4学习记录开始27-PCB Editor 17.4软件PCB中扇出操作相关推荐

  1. Cadence Allegro 设计流程学习记录

    Cadence Allegro 设计流程学习记录 前提摘要 软件设计版本: 电路仿真软件:NI Multisim 14.0,TINA-TI. 原理图设计:Design Entry CIS 16.6. ...

  2. Cadence Allegro 17.4学习记录开始06-PCB Editor 17.4快捷键的说明和中英文的切换和操作界面放大缩小设置

    目录 Cadence Allegro 17.4学习记录开始06-PCB Editor 17.4快捷键的说明和中英文的切换和操作界面放大缩小设置 PCB Editor 17.4快捷键的说明 第一:env ...

  3. Cadence Allegro 17.4学习记录开始26-PCB Editor 17.4软件PCB中铺铜操作

    目录 Cadence Allegro 17.4学习记录开始26-PCB Editor 17.4软件PCB中铺铜操作 一.全局动态铜皮参数设置 第一:铜皮参数设置选项 第二:第1页是铜皮填充参数 第三: ...

  4. Cadence Allegro 17.4学习记录开始05-制作封装插件2.54间距排针为例

    目录 Cadence Allegro 17.4学习记录开始05-制作封装插件2.54间距排针为例 一.分析封装图片 二.制作封装需要的焊盘 三.Allegro-Flash焊盘 四.制作封装 一:使用的 ...

  5. Cadence Allegro 17.4学习记录开始25-PCB Editor 17.4软件PCB中布线操作基础

    目录 Cadence Allegro 17.4学习记录开始25-PCB Editor 17.4软件PCB中布线操作基础 一.走线和修线 走线操作步骤: 修线操作步骤: 二.Copy操作 三.chang ...

  6. Cadence Allegro 17.4学习记录开始01-原理图Capture CIS 17.4

    目录 Cadence Allegro 17.4学习记录开始01-原理图Capture CIS 17.4 一.创建工程文件夹 二.建立原理图工程 三.创建元件库 绘制元件库符号实例 简单的元件,比如AT ...

  7. Cadence Allegro 17.4学习记录开始02-原理图Capture CIS 17.4

    目录 Cadence Allegro 17.4学习记录开始02-原理图Capture CIS 17.4 一.元件库的复用 1.从已有原理图文件中复制元器件 二.绘制原理图 1.绘制原理图之前,软件设置 ...

  8. Cadence Allegro 17.4学习记录开始19-PCB Editor 17.4软件测量距离和查询操作

    目录 Cadence Allegro 17.4学习记录开始19-PCB Editor 17.4软件测量距离和查询操作 一:测量距离 测量距离双单位显示:mm和mil一起显示 二:查询操作 Cadenc ...

  9. Cadence Allegro 17.4学习记录开始34-PCB Editor 17.4软件PCB中Gerber孔符图,钻孔表和钻孔文件

    目录 Cadence Allegro 17.4学习记录开始34-PCB Editor 17.4软件PCB中Gerber孔符图,钻孔表和钻孔文件 一.生成孔符图,钻孔表 二.生成钻孔文件 三.生成槽孔文 ...

最新文章

  1. 高精地图中导航标识识别
  2. Reddit年度盘点:那些2019年最佳机器学习项目
  3. 请不要轻易使用 is_numberic 加入存在E字母
  4. 二维数组按行排序C语言,二维数组对每一行进行排序。。
  5. 全志A33-ARM编译并安装net-tools
  6. centos6.5下postgresql9.4.3安装与配置
  7. Uranus Ex通过完善自身,影响更广阔的金融衍生品市场
  8. This content should also be served over HTTPS
  9. python拟合曲线求方程,曲线拟合方程python
  10. 服务器ghost备份后无法进入系统还原,ghost恢复后,系统不能启动的问题
  11. Oracle DBA 路途遥远
  12. 2021年注册土木工程师岩土基础考试历年真题
  13. 三维叉乘怎么算_小学数学心算速算:多位数乘一位数
  14. 零基础学3D建模难不难?
  15. php 字符串替换中文,PHP中文字符串替换其中为*的方法
  16. 【python实战】不玩微博,一封邮件就能知道实时热榜,天秀吃瓜
  17. backtracking及其应用2
  18. 英语情景对话计算机的优缺点,购买计算机英语情景对话
  19. 西门子 S7-300以太网模块连接力控组态方法
  20. 让创作者和科学家来一场头脑风暴吧 | 奇绩AIGC主题活动报名

热门文章

  1. JVM参数设置-Xss
  2. EditThisCookie - 谷歌浏览器cookies管理插件
  3. matlab中scope是什么,matlab中的scope
  4. 深圳华强北日系元件每日一价 最高单品涨幅150%
  5. 好香好香的编辑器vscode
  6. 如何下载并找到学术论文期刊(针对学术期刊论文电机控制方向)---出处为王
  7. 论文分享|【词向量专题】中文词嵌入最新进展
  8. 眼睛里招人恼怒的“蚊子”,可以用眼药水治疗吗?
  9. Java构造方法与构造方法重载
  10. nodejs原型链污染