FPGA——study1_testbench激励

FPGA——study1

新建Modelsim 工程 new–project
最好提前建好文件夹路径（空文件夹），添加

两个文件，

基本格式

1、时间预处理指令
时间单位1ns
时间精度1ps
时间单位>时间精度，如：

`timescale 1ns / 1ps

延时100ns

#100 rst_n = 1'b1;

2、定义文件名称

module led_test
(input           clk,           // system clock 50Mhz on boardinput           rst_n,         // reset ,low activeoutput reg[3:0] led            // LED,use for control the LED signal on board
);

3、定义寄存器等其他格式数据

reg [31:0]      timer;

4、输入数据用寄存器形式即（reg）进行连接，输出类型用(wire)连接
5、空右键白处单击-compile—>compile all

编译成功

点击library

右键simulate

下图空白处右键—add to–wave–signal desigen

窗口如果乱的话点击 layout—reset

输入运行时间

在下图仿真图中点击zoom in
显示任务
$display
d i s p l a y 系统任务用于打印信息，类似于 C 语言的打印。未指定显示格式时，默认显示的格式是十进制，另外还有 display 系统任务用于打印信息，类似于 C 语言的打印。未指定显示格式时，默认显示的格式是十进制，另外还有 display系统任务用于打印信息，类似于C语言的打印。未指定显示格式时，默认显示的格式是十进制，另外还有dispalyb, $displayo, $displayh 显示格式分别是二进制、八进制、十六进制。
$display 会在每次显示后自动换行。格式如下：
例： $display(“%b+%b=%b”,a,b,c) ;

举例说明，打开新建的 Modelsim 工程，打开 testbench 文件，添加两行代码： (这两条代码可自动换行)

$display(“hello alinx”) ;
$display(“rst_n = %d”, rst_n) ;

如遇到官方的例程不能编辑右键去掉read only

library，project中重新编译，然后library中右键—>simulate然后add to -->wave–>signal design 然后run 1ms

即可在输出框看到

write和display不同，write不换行
输入结果入下

可在显示字符串后加反斜杠换行

$write (“hello alinx\n”) ;
$write (“rst_n = %d\n”, rst_n)

** m o n i t o r 用于持续监测指定变量，只要变量发生了变化，即会触发 monitor 用于持续监测指定变量，只要变量发生了变化，即会触发 monitor用于持续监测指定变量，只要变量发生了变化，即会触发monitor，显示对应的
语句。**格式如下：
例： $monitor(“%b+%b=%b”,a,b,c) ;
在代码中添加以下代码：

Initial
$monitor(“clk = %b”, clk) ;

重新编译，仿真后有

今天到这吧！恰饭----------------------------

FPGA——study1_testbench激励相关推荐

（81）FPGA复位激励（task）
(81)FPGA复位激励(task) 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)FPGA复位激励(task) 5)结语 1.2 FPGA简介 FPGA(Field ...
（84）FPGA显示激励（display）
(84)FPGA显示激励(display) 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)FPGA显示激励(display) 5)结语 1.2 FPGA简介 FPGA( ...
（85）FPGA显示激励（monitor）
(85)FPGA显示激励(monitor) 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)FPGA显示激励(monitor) 5)结语 1.2 FPGA简介 FPGA( ...
（80）FPGA复位激励（function）
(80)FPGA复位激励(function) 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)FPGA复位激励(function) 5)结语 1.2 FPGA简介 FPG ...
（79）FPGA复位激励（initial）
(79)FPGA复位激励(initial) 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)FPGA复位激励(initial) 5)结语 1.2 FPGA简介 FPGA( ...
（78）FPGA时钟激励（forever）
(78)FPGA时钟激励(forever) 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)FPGA时钟激励(forever) 5)结语 1.2 FPGA简介 FPGA( ...
（77）FPGA时钟激励（always）
(77)FPGA时钟激励(always) 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)FPGA时钟激励(always) 5)结语 1.2 FPGA简介 FPGA(Fi ...
FPGA复位激励编写（方法三）
1.1 FPGA复位激励编写(方法三) 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA复位激励编写(方法三): 5)结束语. 1.1.2 本节引言 " ...
FPGA时钟激励编写（方法四）
1.1 FPGA时钟激励编写(方法四) 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA时钟激励编写(方法四) 5)结束语. 1.1.2 本节引言 "不 ...

FPGA——study1_testbench激励

FPGA——study1_testbench激励相关推荐

最新文章

热门文章