Quartus II的基本使用及仿真

2024-05-18 03:35:28

1.概述

本文描述的是如何利用QuartusII建立工程并进行基本的仿真操作。

2.建立工程及添加Vreilog文件

2.1 建立工程

1.打开Quartus II，File>>New proje Wizard…

2. 设置工程路径和工程名。

3.是否要添加verilog文件？否的话直接点击next。

4.选择FPGA型号>>NEXT。

5.选择仿真工具和仿真语言，有的是Modelsim-Altera，有的是Modelsim，这个要视情况选择。

6.Finish。

2.2 添加和编写Verilog。

1. File>>New>>Verilog HDL>>OK;

2. 编写代码。

3. 编译。

4. 保存，注意模块名和文件名相同。

5. 设置顶层模块：右键点击你要设置为顶层模块的verilog文件，Set as Top-Level Entity即可将其设置为顶层模块。

3.仿真

1.第⼀次⽤modelsim+quartus的时候需要在quartus中设置modelsim的路径，quartus->tools->Options…>EDA tool options ，在右边选择modelsim的安装路径，如下图：

2.然后选择仿真工具和仿真语言，Assignments>>Settings>>Simulation:

3.生成Testbench模板：点击Start Test Bench Template Writer即可自动生成Testbench。

4.将TestBench添加到工程中：

5.打开testbench文件，编写testbench；编写完后保存，记得模块名要和文件名一致。

6.点击Assignment -> Settings，添加编写完的testbench：

7.仿真

Quartus II的基本使用及仿真相关推荐

基于Quartus II+ModelSim SE的后仿真(Verilog版)
基于Quartus II+ModelSim SE的后仿真(Verilog版) 一.Quartus 中的相关设置在Quartus中建立名为counter的工程,设置仿真工具为ModelSim(Veri ...
【数字系统】简单逻辑电路设计：与非门/逻辑门 Quartus II 环境/Verilog 语言/编程+仿真+开发板/FPGA/CPLD/EDA
一. 实验要求 1. 实现二输入与非门电路以及其他简单门电路: 2. 在Quartus II 环境下,运用Verilog HDL 语言进行编程开发,并完成对电路工作情况的仿真模拟: 3. 完成配置程序 ...
Quartus ii和Modelsim SE联合仿真的问题总结
** 1. 如何导入quartus ii库 ** 1.设置工作路径打开modelsim安装目录(我的modelsim安装在d:/modelsim目录下),新建文件夹altera.后面的步骤将在该目录 ...
Quartus II 9.0sp1之功能仿真
文章目录功能仿真功能仿真功能仿真的意思就与C++中利用数据结果调试代码类似,只用于解决在理论层次上对应输入的输出是否正确,是没有考虑门输入延迟的,所以结果就更加接近理论值标准,具体操作如下: 1 ...
（筆記) 如何使用ModelSim作前仿真與後仿真? (SOC) (Quartus II) (ModelSim)
Abstract 本文介紹使用ModelSim做前仿真,並搭配Quartus II與ModelSim作後仿真. Introduction 使用環境:Quartus II 8.1 + ModelSim- ...
Quartus II 13.0波形仿真
先放结论:Quartus II 13.0有自带的仿真工具,能实现波形仿真. 之前一直找不到关于Quartus II 13.0的波形仿真,然后百度的都是说quartus ii 9.0之后的版本就没有这个 ...
Quartus II 仿真
Quartus II 使用university program VWF仿真 1.File->new->university program VWF->OK打开仿真页面 2.edit- ...
基于Quartus II软件FPGA与PC之间的串行通信系统开发(9000+字)
1.简介与仿真结论随着集成电路技术的发展,电子设计自动化(EDA)逐渐成为重要的设计手段,已经广泛应用于模拟与数字电路系统等许多领域.电子设计自动化是一种实现电子系统或电子产品自动化设计的技术,它与 ...
(原創) 如何使用SignalTap II觀察reg與wire值? (SOC) (Verilog) (Quartus II) (SignalTap II)
Abstract 撰寫Verilog時,雖然每個module都會先用ModelSim或Quartus II自帶的simulator仿真過,但真的將每個module合併時,一些不可預期的『run-tim ...
如何使用SignalTap II觀察reg與wire值? (SOC) (Verilog) (Quartus II) (SignalTap II)
Abstract 撰寫Verilog時,雖然每個module都會先用ModelSim或Quartus II自帶的simulator仿真過,但真的將每個module合併時,一些不可預期的『run-tim ...

最新文章

热门文章