功能

1. 双axi-stream 接口输入，大分辨率axis为底图，axis为顶图。

目前输入为rbg分量输入，各分量为10bit

2. 使用xilinx hls 编写。资源利用率不高。mixer ip 基本类似。

20221026 进行优化。

3. 配置寄存器有

 #pragma HLS INTERFACE s_axilite  port=height   //大图高度#pragma HLS INTERFACE s_axilite  port=width     //大图宽度#pragma HLS INTERFACE s_axilite  port=start_x    //小图起始x坐标#pragma HLS INTERFACE s_axilite  port=start_y    //小图起始y坐标#pragma HLS INTERFACE s_axilite  port=sm_height  //小图高度#pragma HLS INTERFACE s_axilite  port=sm_width    //小图宽度

效果

仿真

图像输入，两个输入同时检测user

当img2 有效时候

中间数据有4个节拍的延时

// control
// 0x00 : Control signals
//        bit 0  - ap_start (Read/Write/COH)
//        bit 1  - ap_done (Read/COR)
//        bit 2  - ap_idle (Read)
//        bit 3  - ap_ready (Read)
//        bit 7  - auto_restart (Read/Write)
//        others - reserved
// 0x04 : Global Interrupt Enable Register
//        bit 0  - Global Interrupt Enable (Read/Write)
//        others - reserved
// 0x08 : IP Interrupt Enable Register (Read/Write)
//        bit 0  - enable ap_done interrupt (Read/Write)
//        bit 1  - enable ap_ready interrupt (Read/Write)
//        others - reserved
// 0x0c : IP Interrupt Status Register (Read/TOW)
//        bit 0  - ap_done (COR/TOW)
//        bit 1  - ap_ready (COR/TOW)
//        others - reserved
// 0x10 : Data signal of width
//        bit 31~0 - width[31:0] (Read/Write)
// 0x14 : reserved
// 0x18 : Data signal of height
//        bit 31~0 - height[31:0] (Read/Write)
// 0x1c : reserved
// 0x20 : Data signal of sm_height
//        bit 31~0 - sm_height[31:0] (Read/Write)
// 0x24 : reserved
// 0x28 : Data signal of sm_width
//        bit 31~0 - sm_width[31:0] (Read/Write)
// 0x2c : reserved
// 0x30 : Data signal of startx
//        bit 31~0 - startx[31:0] (Read/Write)
// 0x34 : reserved
// 0x38 : Data signal of starty
//        bit 31~0 - starty[31:0] (Read/Write)
// 0x3c : reserved
// (SC = Self Clear, COR = Clear on Read, TOW = Toggle on Write, COH = Clear on Handshake)#define XVIDEO_MIXER_CONTROL_ADDR_AP_CTRL        0x00
#define XVIDEO_MIXER_CONTROL_ADDR_GIE            0x04
#define XVIDEO_MIXER_CONTROL_ADDR_IER            0x08
#define XVIDEO_MIXER_CONTROL_ADDR_ISR            0x0c
#define XVIDEO_MIXER_CONTROL_ADDR_WIDTH_DATA     0x10
#define XVIDEO_MIXER_CONTROL_BITS_WIDTH_DATA     32
#define XVIDEO_MIXER_CONTROL_ADDR_HEIGHT_DATA    0x18
#define XVIDEO_MIXER_CONTROL_BITS_HEIGHT_DATA    32
#define XVIDEO_MIXER_CONTROL_ADDR_SM_HEIGHT_DATA 0x20
#define XVIDEO_MIXER_CONTROL_BITS_SM_HEIGHT_DATA 32
#define XVIDEO_MIXER_CONTROL_ADDR_SM_WIDTH_DATA  0x28
#define XVIDEO_MIXER_CONTROL_BITS_SM_WIDTH_DATA  32
#define XVIDEO_MIXER_CONTROL_ADDR_STARTX_DATA    0x30
#define XVIDEO_MIXER_CONTROL_BITS_STARTX_DATA    32

扩展

1. 两输入axis的算法处理。如:视频叠加，fpn算法，图像融合。

2. 不同宽度，不同位宽的处理。

3. 多路画中画功能。可以增加透明功能。

xilinx ip video相关推荐

xilinx IP 汇总
XILINX demosaic ip XILINX TPG 彩条 XILINX CA 热成像上色 xilinx ip crop 功能 xilinx ip ccm xilinx ip gamma xi ...
Xilinx IP解析之FIFO Generator v13.2
一. IP概述可参考Xilinx官网fifo_generator概述, 以下翻译自官网此IP的概述. 产品描述: LogiCORE™IP FIFO生成器内核生成经过充分验证的先进先出(FIFO)内存 ...
Xilinx IP解析之 Fast Fourier Transform(FFT) v9.1
Xilinx IP解析之 Fast Fourier Transform(FFT) v9.1 前言--两个FFT IP核的区分在Vivado的IP中搜索FFT,会显示出FFT和LTE FFT,如下图所 ...
Xilinx IP解析之Processor System Reset v5.0
一. IP概述可参考Xilinx官网Processor System Reset Module概述, 以下翻译自官网此IP的概述. 产品描述: Xilinx处理器系统复位模块允许客户通过设置某些参数 ...
modelsim/Questasim中添加xilinx ip库，并仿真成功
在modelsim/Questasim中仿真Xilinx IP的库一共分为两步, 第一步如下,参考下面的博客,这一步必须添加. 由于vivado自带仿真工具运行速度较慢,有时候需要在modelsi ...
xilinx ip xdc修改
大概有4种方法可以修改xilinx ip xdc,本文主要指gt相关的位置约束(一般来说xilinx ip默认生成的pcie gt lane序和Verilog top Port的索引下标是反的) 对于 ...
Xilinx IP核AXI Memory Mapped to PCI Express使用
作者 QQ群:852283276 微信:arm80x86 微信公众号:青儿创客基地 B站:主页 https://space.bilibili.com/208826118 性能测试平台:长城的FT15 ...
Xilinx IP AXI DMA V7.1 -PG021英文文档翻译
Xilinx IP AXI DMA V7.1 -PG021英文文档翻译 1.AXI DMA v7.1英文翻译 1.AXI DMA v7.1英文翻译
如果使用第三方综合工具，Xilinx IP…
如果对包含Xilinx IP的模块或者整个工程采用第三方综合工具进行综合,那么对于IP该如何处理呢? 第一步:如果明确使用第三方综合工具,那么对于IP应采用Manage IP的流程,如下图所示.这个方 ...

xilinx ip video

功能

效果

仿真

扩展

xilinx ip video相关推荐

最新文章

热门文章