Hi3519V101芯片介绍

一、SoC产品部分
二、MPP 系统部分
- 1.系统概述
- - 1.1 概述
  - 1.2 系统架构
  - 1.3 海思媒体处理平台架构
- 2. 系统控制
- - 2.1 概述
  - 2.2 功能描述
  - - 2.2.1 视频缓存池
    - 2.2.2 系统绑定
    - 2.2.3 VI/VPSS 离/在线模式

一、SoC产品部分

二、MPP 系统部分

1.系统概述

1.1 概述

海思提供的媒体处理软件平台(Media Process Platform,简称 MPP)，可支持应用软件快速开发。该平台对应用软件屏蔽了芯片相关的复杂的底层处理，并对应用软件直接提供MPI（MPP Programe Interface）接口完成相应功能。该平台支持应用软件快速开发以下功能：输入视频捕获、H.265/H.264/MJPEG/JPEG/MPEG4 编码、H.264/MPEG4/MPEG2解码、视频输出显示、视频图像前处理（包括去噪、增强、锐化、Deinterlace）、编码码流叠加 OSD、视频侦测分析、智能分析、音频捕获及输出、音频编解码等功能。

1.2 系统架构

MPP 平台支持的典型的系统层次如图 1-1 所示，主要分为以下层次：

注意与Hi3531a 的差别

硬件层
硬件层由 Hi35xx 芯片加上必要的外围器件构成。外围器件包括 Flash、DDR
（Double Data-Rate）、视频 Sensor 或 AD、音频 AD 等。
操作系统层
基于 Linux 3.x/Huawei LiteOS 的 OS 系统。
操作系统适配层
提供媒体处理平台基础函数，屏蔽操作系统差异，支持媒体处理平台运行在不同
的操作系统上，或相同操作系统不同版本号。
媒体处理平台
基于操作系统适配层，控制芯片完成相应的媒体处理功能。它对应用层屏蔽了硬
件处理细节，并为应用层提供 API 接口完成相应功能。
其他驱动
除媒体处理平台外,海思为 Hi35xx 芯片的其他相关硬件处理单元提供了相应的驱动,
包括 GMAC、SDIO、I2C、USB、SSP 等驱动。
应用层
基于海思媒体处理平台及其他驱动，由用户开发的应用软件系统。

1.3 海思媒体处理平台架构

海思媒体处理平台的主要内部处理流程如图 1-2 所示，主要分为视频输入（VI）、视频处理（VPSS）、视频编码（VENC）、视频解码（VDEC）、视频输出(VO)、视频侦测分析(VDA)、音频输入(AI)、音频输出(AO)、音频编码（AENC）、音频解码（ADEC）、区域管理（REGION）等模块。主要的处理流程介绍如下：

详见Hi3531a 平台架构部分

2. 系统控制

2.1 概述

系统控制根据 Hi35xx 芯片特性，完成硬件各个部件的复位、基本初始化工作，同时负
责完成 MPP（Media Process Platform 媒体处理平台）系统各个业务模块的初始化、去初始化以及管理 MPP 系统各个业务模块的工作状态、提供当前 MPP 系统的版本信
息、提供大块物理内存管理等功能。
应用程序启动 MPP 业务前，必须完成 MPP 系统初始化工作。同理，应用程序退出
MPP 业务后，也要完成 MPP 系统去初始化工作，释放资源。

2.2 功能描述

2.2.1 视频缓存池

视频缓存池主要向媒体业务提供大块物理内存管理功能，负责内存的分配和回收，充
分发挥内存缓存池的作用，让物理内存资源在各个媒体处理模块中合理使用。
一组大小相同、物理地址连续的缓存块组成一个视频缓存池。
视频输入通道需要使用公共视频缓存池。所有的视频输入通道都可以从公共视频缓存
池中获取视频缓存块用于保存采集的图像（如图 2-1 中所示从公共视频缓存池 A 中获
取视频缓存块 Bm）。由于视频输入通道不提供创建和销毁公共视频缓存池功能，因
此，在系统初始化之前，必须为视频输入通道配置公共视频缓存池。根据业务的不
同，公共缓存池的数量、缓存块的大小和数量不同。图 2-1 中所示缓存块的生存期是
指经过 VPSS 通道传给后续模块的情形（图 2-1 实线路径）。如果该缓存块完全没有经过 VPSS 通道传给其他模块，则将在 VPSS 模块处理后被放回公共缓存池（图 2-1 虚线路径）

详见Hi3531a 模块公共视频缓存池数据流图（基本一样）

2.2.2 系统绑定

详见Hi35xx 模块系统绑定部分

2.2.3 VI/VPSS 离/在线模式

VI 和 VPSS 的协作模式分为以下 2 种（模式切换由 load 脚本参数控制，对应 sys 模块参数 vi_vpss_online)：

VI/VPSS 离线模式是指 VI 进行时序解析后将图像数据写出到 DDR，VPSS 从 DDR 中载入 VI 采集的数据进行图像处理，是传统 Hi3518/Hi3520D 等芯片的 VI/VPSS 的协作模式。
VI/VPSS 在线模式是指 VI 进行时序解析后直接在芯片内部将数据传递到 VPSS，中间无 DDR 写出的过程。在线模式可以省一定的带宽和内存，降低端到端的延时。需要注意的是，在线模式时，因为 VI 不写出数据到 DDR ，无法进行 CoverEX、OverlayEx、Rotate、LDC 等操作，需要在 VPSS 各通道写出后再进行 Rotate/LDC 等处理，而且有些功能只在离线下能支持，比如 DIS。
对于 Hi3519v101, 有二个 VI 设备 DEV0 与 DEV1，在线模式只能是 DEV0 与 VPSS 在线。

节选自 Hi3519
《Hi3519V101 专业型HD IP Camera SoC产品简介.pdf》
《HiMPP IPC V3.0 媒体处理软件开发参考.pdf》