从零开始学习信号完整性--6-带宽

对于信号完整性分析来说，带宽实在是太重要了，再唠叨唠叨。

除了信号自身有带宽外，信号传输路径----互连线、以及各种仿真模型、测试仪器设备都有自己的带宽。可以说带宽不仅是联系时域和频域的桥梁，也是连接信号与传输通道，仿真与测试之间的桥梁。

带宽的基本定义就是指频谱中有效的最高正弦波频率分量，然而带宽在应用于不同场合时“有效”的具体含义却有所不同。

接下来让我们来看一下，互连线也就是传输通道的带宽。

传输通道的带宽

信号的传输路径包含了驱动器芯片到接收器芯片之间的所有组成部分，包含了封装bonding线（或者bump）、封装内部布线、BGA焊球（或者其它形式的焊盘）、PCB上的过孔、PCB布线等各种互连结构。此时就需要一个指标来衡量互连线传输信号的能力。互连线的带宽（BWinterconnect）指的是互连线能够传输信号的最高有效正弦波频率分量。一般来说“有效”指的就是传输的频率分量幅度减少不超过3dB，也就是幅度不低于入射信号的70%，功率不低于入射信号的50% 。

有些互连结构如焊接连接器就不适合传输高速串行信号，就是因为其管脚过长、焊接时焊锡量难以控制从而导致连接器带宽较低不能满足高速串行链路的带宽需求。因此在设计高速串行总线时往往使用压接连接器。有些互连结构本身不能满足信号带宽需求，但是通过我们仿真分析可以找到提升这些结构带宽的方法以使其满足所要传输信号的带宽要求。比如说，通过隔层参考的方式减小焊盘的阻抗不连续性、通过背钻来消除过孔的stub影响等等都是通过优化设计提升互连结构带宽的案例。

模型的带宽

我们可以把一个完整的信号传输系统分为有源和无源两个部分。

所谓的有源部分指的是驱动芯片和接收芯片的模型。我们比较常用的模型是IBIS模型，它是以测量或者全电路仿真获得的I-V曲线和V-T曲线数据为基础，对IO缓冲器的行为特性进行描述的模型。早期的IBIS模型通过测试得到，现在一般都是通过晶体管级的spice模型仿真提取I-V和V-T曲线得到IBIS模型。由于IBIS模型内部并不包含实际的电路信息其仿真速度比较快，但是这也就决定了IBIS模型的带宽比较低不能应用于高速serdes链路的仿真分析。Spice模型也是我们比较常用的一种模型，它的特点就是包含了芯片内部实际电路信息，模型带宽更高能够应用于精度要求更高的Serdes线路的仿真分析，比如PCIe、Rapid IO等高速串行总线。但是仿真速度却要比IBIS模型慢了很多。

得到芯片的有源模型后，在进行信号完整性分析之前往往需要对信号的传输路径进行建模。信号的传输路径就是整个信号传输系统的无源部分，包含了封装键合线、BGA焊球、PCB上的过孔、PCB布线等从驱动芯片到接收芯片路径中的所有互连结构。

我们所建的模型是否能够满足信号仿真的精度要求？此时就需要用模型的带宽来衡量模型的精确程度。模型的带宽（BWmodel）指的是模型在多宽的频率范围内能够精确的预测、仿真模拟它所表示的结构的实际性能。

如果我们所建立模型的带宽只有1GHz，我们要用它来对信号带宽为2GHz的信号进行仿真，显然不能得出准确的仿真结果。因为模型的带宽只有1GHz，那就意味着高于1GHz的频率分量都不能通过互连线的模型，也就是说仿真中接收端接收到的波形是缺少1GHz到2GHz的高频分量的。此时接收端接收到的波形相比于正确的结果有如下差异：

边沿要比实际波形要缓一些，导致时序裕量有所减小。接收信号的幅度减小使得信号噪声裕量减小。由此产生的仿真结果过于悲观，工程师会对设计的性能有错误的判断。
接收端波形中本应该存在的一些高频分量没有体现在仿真结果中，得到乐观的仿真结果从而导致设计失败。比如说，在对时钟信号进行仿真时，由于模型带宽不足，从而导致没有在仿真结果中观测到时钟边沿的回沟而认为设计符合要求。而实际上接收端接收到的时钟存在回沟从而导致对同一个数据重复采样导致逻辑错误。再比如说，由于匹配不良接收端本应存在严重的过冲，而仿真时使用的模型带宽不足导致仿真结果显示的过冲和下冲满足芯片手册的要求。此时如果我们认为设计符合要求，系统在实际的应用中很可能存在长期可靠性问题，由于过冲超标一定时间后芯片的IObuffer被击穿。

因此工程师在进行信号完整性分析时需要充分了解信号的带宽需求，以此为根据选择合适的软件对信号的传输路径进行建模以使模型的带宽满足信号带宽要求。比如说Hyperlynx对传输线的建模是基于传输线理论，当信号上升时间较长、带宽比较低（低于1GHz）时，使用Hyperlynx能够得到精确的仿真结果。但由于Hyperlynx不能对跨分割、过孔、更换参考平面等非理想情况进行精确建模，当信号的带宽继续提高，就可能得不到准确的结果，此时就需要使用带宽更高的3维场求解器进行建模。

测量仪器的带宽

测试在高速数字系统的设计中是一个必不可少的环节，当一个高速数字系统设计完成后，只有通过了严格的测试我们才能说我们设计的系统能够满足要求。

在做信号质量测试时，我们要有一个观念，那就是测试到的信号波形并不一定是准确的，往往由于测试仪器选择或者使用不当导致测试结果不准确，从而使工程师产生错误的判断。我们需要知道测试设备也有其自身的限制，那就是带宽。示波器有其自身的带宽，测试探头也有带宽，因此在进行信号质量测试时一定要注意测试仪器的带宽要满足信号带宽的要求。测量仪器的带宽是对测试仪器精度的衡量，指的是仪器能够精确测量的最高有效正弦波频率分量。假设一个示波器的带宽是5GHz，我们用它来测试一个上升时间是100ps的信号，是否可以对这一信号进行准确测量呢？首先我们需要计算信号的带宽BW= 0.35/Tr = 3.5GHz，显然示波器的带宽高于信号带宽可以得到精确的信号波形。如果换成上升时间为50ps的信号，信号带宽达到7GHz大于示波器带宽5GHz，要想准确的测量信号我们就必须选择更高带宽的示波器了。

从零开始学习信号完整性--6-带宽相关推荐

从零开始学习信号完整性（SIPI）--2
上一节我们已经谈过,信号完整性研究的是如何使驱动器输出的信号传输到接收器件并被正确的接收. 三要素包含了:信号.驱动接收芯片.传输通道. 这其中信号是主体,我们要做的主 ...
从零开始学习信号完整性--7-SI分析仿真
解释完带宽这一概念,我们来考虑如何才能通过仿真准确的预测信号完整性. 信号带宽的确定.器件模型的获取当我们确定了要分析的信号的信息(包含速率.接口电平.上升时间等等).以及驱动器和接收器型号之后,我 ...
从零开始学习信号完整性（SIPI）--8 电平标准
在介绍IBIS模型之前,有必要先讲一下各种电平标准,这样有助我我们更好的完成信号完整性仿真和分析. 驱动和接收器参数在介绍各种电平接口前需要介绍一些概念: 驱动器: 1:输出高电平(Voh):保证逻 ...
从零开始学习信号完整性-9-电平接口（2）
今天介绍HSTL.SSTL和ECL电平 HSTL电平 HSTL(High – speed Transceiver Logic).SSTL (Stub Series Terminater Logic)电 ...
从零开始学信号完整性（SIPI）--3 SI面临的挑战以及基于SI的设计方法
信号完整性面临的挑战早在十几年前信号完整性还并没有进入硬件工程师的视野,工程师对付干扰.噪声等问题的"三大法宝"就是接地.滤波.屏蔽,这种仅凭工程师的经验的做法显然非常粗放.当时 ...
信号完整性分析5——信号上升时间
一.重视信号上升时间信号的上升时间,对于理解信号完整性问题至关重要,高速pcb设计中的绝大多数问题都和它有关,你必须对他足够重视. 信号上升时间并不是信号从低电平上升到高电平所经历的时间,而是其中的 ...
信号完整性可能遇见的五类问题
当今的电子设计工程师可以分成两种,一种是已经遇到了信号完整性问题,一种是将要遇到信号完整性问题. 对于未来的电子设备,频率越来越高,射频元器件越来越小,越来越集中化.模块化.因此电磁信号未来也会变得越 ...
信号完整性系统学习（一）前言
本系列主要是对于Eric Bogatin写的<信号完整性与电源完整性分析(第三版)>进行阅读笔记的整理,将书中的核心部分以及较为容易理解的部分摘取出来,增添一些自己的理解.对于很多人像我这 ...
【转】《信号完整性分析》个人学习笔记
http://blog.sina.com.cn/s/blog_70ef2ee90100whl3.html 写在前言:作为一个还在layout门口徘徊的小虾米,贸然记录自己的学习想法是可笑的.但每个人并 ...

从零开始学习信号完整性--6-带宽

对于信号完整性分析来说，带宽实在是太重要了，再唠叨唠叨。

从零开始学习信号完整性--6-带宽相关推荐

最新文章

热门文章