资料分享

JXN 计算机模拟卷15套

数学模拟卷7套

数学真题2016-2021

必背

8282：地址锁存器
8284：时钟发生器
8286：数据收发器
8289：总线仲裁器
8087：算数协处理器
8089：输入输出协处理器
8288：总线控制器

cache的三种映射：全相连地址映射，组相连映射、直接映射
串行通讯有：单工、半工、全双工山中传送方式
A0：偶体低八位 BHE：奇体高八位

填空

8086CPU 最多处理 256 种中断
DMA 操作的基本方式有 周期挪用、周期扩散和CPU停机三种方式
异步通信协议包括两个方面的内容，一是字符的格式规定，二是波特率的要求
串行接口中，并行数据和串行数据的转换是用 移位寄存器
主存储器的技术指标有 存储容量、存取速度、主存带宽
汇编语言程序中，END语句表示原程序到此结束
汇编程序中，每一个过程中允许有多条 RET 指令，每个一个过程结束之前一定有条RET指令，以过程形式表示的代码段一定有 RET 指令存在
对可编程接口芯片进行读写操作时的必要条件为 #CS=0
波特率：每秒能传输二进制数据的位数，单位：bps
波特因子 = 接收/发送器 / 波特率
串行通讯的传送方式：单工、半双工、全双工
取得中断类型码后的处理过程：
- n*4 -> 向量指针
- FLAG入栈
- IF=TF=0，屏蔽新的INTR中断和单步中断
- 保存断点（先 CS 后 IP）入栈
- 从中断向量表中取出中断服务程序入口地址赋给 IP 和 CS（高十六位CS，低十六位IP）
- 执行中断服务程序
多重中断系统中，通常解决中断优先级的方法有：软件查询、硬件查询和中断优先级电路
CPU 从主存取一条指令并执行该指令的时间称为指令周期，通常由若干个总线周期来表示，而总线周期又包含若干个时钟周期
8086CPU时钟频率为 5MHZ，它典型总线周期为 800 ns
* 一个时钟周期=频率分支一，即 200ns
* 一个总线周期有四个时钟周期，即：200ns*4 = 800ns
串行同步传送时，每一帧数据都是由同步字符开头的
中断全过程分为5个阶段：中断请求、中断判优、中断响应、中断处理和中断返回。
对单片8259A 进行初始化时，必须设置的初始化命令字为：ICW1，ICW2，ICW4
段定义时，如果未设置定位类型，就表示是隐含类型，其隐含类型是 PARA
8088 一个总线周期可传送 1 个字节
DMAC 每传送一个字节后，就检测 DREQ，无效则挂起；有效则继续传送，这是DMA方式中的请求传送方式
8086最小模式的典型配置中，需 3片地址锁存器 8282
8088系统中，从偶地址读写两个字时，需要4个总线周期
接口的基本功能有输入缓冲和输出锁存
若当前 SP=0100H 执行 PUSH AX后，SP=00FE，若改为 INT 21H指令后，则 SP= 00FAH
若当前 SP=6000H 执行 IRET 指令后，SP=6006H，而当CPU执行段内返回指令 RET 6后，SP=6008H
线选法采用的方法是直接使用地址线作为片选
8259A EOI操作：将某级中断正在响应的标志复位ISR复位
查询式IO外设状态信息通过CPU的数据总线读入
8259A级联。CAS0~CAS2功能是：主片给从片送上被响应的从片编号
输入控制发送器数据速率的时钟频率可以是波特率的1、16、64倍
8259A 特殊屏蔽方式的目的是：响应低级中断
标号是指令的符号地址，变量是数据（操作数）的符号地址

CPU响应中断后，通过 内部自动操作完成断点的保护
在中断方式下，外设数据输入到内存的路径是：外设->IO接口->CPU->内存
8259A的IRR的内容为 10H，说明外设从 IR4端输入中断请求信号
外总线（E-BUS）又称：通信总线
8088CPU 处理动作的最小时间单位是：时钟周期
8086/8088的复位信号至少要维持4个时钟周期的高电平有效
8086系统配置中，用 74LS245(8286)作总线收发器时，需要的片数为2片
8259A工作在自动结束中断方式时，会在第2个中断响应期间自动将ISR寄存器相应位清零
一片Intel8237内部有4个独立的通道，每个通道寻址及字节数可达64K字节
查询输入方式的接口必含有：接收准备好状态线
74LS373在8086CPU系统中用作：总线锁存器
外设的中断类型码为3AH，该中断请求信号应接在 8259A 的 IR2端 (3A= 0011 1010，后三位为010 所以接在IR2)
启动硬中断服务程序执行的是：中断控制器发出的中断请求信号
不受最小/最大工作模式影响的控制信号有：RD低电平有效
在DMA工作方式时，CPU交出总线控制权，而处于保持状态
中断屏蔽寄存器的作用：禁止8259相应的某级中断申请传向CPU
8259A可接收CPU送来的初始化命令字和操作命令字
8086响应可屏蔽中断时，需要到数据总线读入中断类型码
在进入DMA工作方式前，DMA控制器被当作CPU总线上的一个IO接口
8259A普通全嵌套方式中，IR0级中断优先权最高，IR7级中断优先权最低
8288地址锁存器的选通信号STB应接CPU的ALE信号，输出允许端OE应接地，数据收发器8286的方向控制端 T 应接 DT/#R信号，输出允许端OE应接 #DEN
时钟周期是CPU的时间基准，由计算机的主频决定
中断响应以后,8086CPU内部指令指针IP的值是：中断服务程序入口地址中的偏移地址
DMA数据传送方式中，实现地址的修改与传送字节计数的主要功能部件是：DMAC，它有4个独立的通道
负数相加，操作的是补码
CPU响应 DMA 请求，CPU进入保持状态，IP和所有寄存器内容保持不变
程序控制的数据传送方式中，中断传送能实现外设之间并行工作

真题

在并行接口的输入过程中 CPU 可以用中断方式读取接口中的数据
现代计算机系统常用可编程硬件方式实现延迟或计数
微处理器采用新的结构，内部组织管理采用微程序控制及流水线技术，加快了取指令周期和访问存储器的操作
接口电路的基本功能就是对数据传送实现控制，具体包括以下几种功能：地址译码、数据缓冲、信息转换、提供命令译码和状态信息以及定时和控制
8259A的操作命令字有3个，OCW1是对IMR置位复位的命令字。OCW2是对中断结束的命令字，用于复位ISR及改变优先级，OCW3是读ISR和IRR以及指定设置特殊屏蔽方式的命令
控制器的组成部分：程序计数器PC、指令寄存器、时许电路

问答

1. 接口的功能

2. 什么叫端口？通常有哪几类端口？计算机对IO端口编址时通常采用哪两种方法？

* CPU 和外设进行数据传送时 各类信息在接口中进入不同的寄存器，一般称这些寄存器为端口
* 端口通常有三类：数据端口、状态端口、控制端口
* 寻址方式：与内存统一编址；IO独立编址

简述缓冲器、锁存器和触发器的作用
缓冲器：又称缓冲寄存器。
①完成速度的匹配，在高速工作的 CPU 与慢速工作的外设间起协调和缓冲作用，实现数据传送的同步。
②提供一个暂存的空间。它分输入缓冲器和输出缓冲器两种。输入缓冲器是将外设送来的数据暂时存放，以便处理器将它取走；输出缓冲器是用来暂时存放处理器送往外设的数据。
③提高驱动能力。
④信号隔离的作用，消除负载对信号源的影响。
锁存器：利用电平控制数据的传输。
①缓存。
②完成高速的控制器与慢速的外设的不同步问题。
③解决驱动的问题。
触发器：是最小的记忆单元,能记忆二进制数的一个数位，是寄存器、存储器基本元件。

3. 什么是中断类型码？中断向量？中断向量表？中断类型码与中断向量的关系？

处理器可处理的每种中断的编号称为中断类型码
中断向量是指中断处理程序的入口地址
中断向量表是存放所有中断向量的一个内存区域
中断类型码 * 4 得到向量表的地址指针，从此处读出 4 字节内容即为中断向量

4. 什么是地址锁存器？为什么用地址锁存器？锁存器锁存的是什么信息？

地址锁存器是一个暂存器，根据控制信号的状态将总线上的地址暂存起来
8088/8086 的数据和地址总线采用分时复用操作方式，用同一总线既传送地址又传送数据。当微处理器与存储器交换信号时，首先由 CPU 发送存储器的地址，同时发允许锁存信号 ALE，当锁存器接到该信号后将总线上的地址锁存在锁存器中，之后再传送数据信息
地址锁存器锁存的是 8 位地址信息。

5. 8086如何响应一个外部的 INTR 中断请求

* 8086 在连续的两个总线周期中发出INTA中断请求响应信号
* 在第二个 INTA信号期间，中断源经数据总线向 8086 发出一字节的中断类型码，8086 收到中断类型码后放入暂存器
* 8086 保护现场：标志寄存器入栈，清除 IF、TF 标志位，断点 CS、IP入栈
* 8086 将中断类型码乘以 4 后得到中断向量表的入口地址，从此地址开始的 4 个单元中读出中断服务程序的入口地址（IP，CS）
* 8086 将中断类型码乘以 4 后得到中断向量表的入口地址，从此地址开始的 4 个单元中读出中断服

务程序的入口地址（IP，CS）

6. 什么是最大模式？什么是最小模式？用什么方法将 8086/8088 置为最大模式或最小模式？

* 最小模式：在系统中只有 8086/8088 一个微处理器，所有的总线控制信号都直接由 8086/8088产生
* 最大模式：在系统中包含两个或多个微处理器，其中一个主处理器就是 8088/8086，其它处理器为协处理器，用于协助主处理器工作。一般情况下和 8088/8086配合的协处理器有两个：一个是数值运算协处理器 8087，一个是输入/输出协处理器 8089

7. 8259A的主要功能是？三个寄存器 IRR、IMR和ISR 各有什么作用

* **功能：*** 用于管理可屏蔽中断* 具有8级优先控制，级联可扩展至64级（**ps：n片级连，可管理 7*n+1 级中断**）* 每一级中断都单独被屏蔽或允许* 在中断响应周期，可提供响应的中断类型号* 8259A有多种工作方式，可通过编程选择
* **三个寄存器的作用*** 中断请求寄存器 IRR：保存  IR0～IR7 的中断请求状态。(Di 位为 1 表示 IRi 引脚有中断请求；为 0 表示该引脚无请求)* 中断屏蔽寄存器 IMR：保存对中断请求信号 IR 的屏蔽状态。(Di 位为 1 表示 IRi 中断被屏蔽，为0 表示允许该中断 )* 中断服务寄存器 ISR：保存正在被 8259A 服务着的中断状态。(Di 位为 1 表示 IRi 中断正在服务中；为 0表示没有被服务)

8. 简述半导体存储器的主要技术指标

* 存储容量。存储器可以存储的二进制信息总量称为存储容量。
* 存取速度。存储器的存储速度可以用两个时间参数表示，一个是存取时间：从启动一次存储器操作到完成该操作所经历的时间；另一个是存储周期：启动两次独立的存储器操作之间所需的最小时间间隔。
* 可靠性。存储器的可靠性用平均故障间隔时间 MTBF 来衡量。MTBF 越长，可靠性越高
* 存储带宽。单位时间传输的信息量

在一个典型的读存储器总线周期中，地址信号、ALE信号、RD信号、数据信号在何时产生

地址信号和 ALE信号在 T1周期内产生
RD信号在T2周期内产生
数据信号在T3周期内产生
若存储器在 T3 内来不及提供数据会在T3 后插入等待状态 Tw，存储器将在某 Tw 中给出数据

画图

8253 与系统连接示意图

控制字：

8255 与系统连接示意图

控制字：
RAM ROM

RAM

ROM

译码器

38译码器
二四译码器

基本门电路（重要）

河北专接本微机原理错题整理相关推荐

河北专接本微机原理知识点07
微机原理第七章可编程接口芯片一.并行和串行通信并行通信串行通信异步通信同步通信通信电路的连接方式二.可编程并行接口芯片8255A 8255A的内部结构和引脚与外设链接的端口与处理 ...
河北专接本微机原理知识点01
微机原理第一章微型计算机的基础一.计算机中数据的表示及运算数制表示数制转换机器数的表示原.反.补码机器数的运算运算结果溢出的判断数据的编码二.微型计算机的基本电路基本逻辑电路 ...
河北专接本微机原理知识点02
微机原理第二章 16位微处理器一.8088/8086微处理器 8088/8086的功能结构 BIU EU 8088/8086的寄存器结构通用寄存器段寄存器指令指针寄存器标志寄存器状态标志 ...
河北专接本微机原理知识点04
微机原理第四章汇编指令系统一.8088/8086的寻址方式立即数寻址方式寄存器寻址方式存储器寻址方式直接寻址寄存器间接寻址寄存器相对寻址基址变址寻址相对基址变址二.指令格式及功 ...
计算机系统原理错题整理
计算机系统原理想要理解计算机的工作原理,那就来学计算机系统原理鸭! 知识点和错题解析 1.假定"int buf[2]={10,50};"所定义的buf被分配在静态数据区,其首地址 ...
微型计算机具有什么等特点,微机原理课后题标准答案
微机原理课后题答案 -------------------------------- 作者: -------------------------------- 日期: 2 第一章微型计算机概述 ...
牛客网错题整理--C++篇1
牛客网错题整理--C++篇1 1.下列程序的运行结果是PP 10003,请为横线处选择合适的程序(): #include<stdio.h>#include<string.h>s ...
SqlZoo错题整理
最近复习了一下SQL,在sqlZoo上练手了一些题目,通过练习还是发现了不少问题,这里对错题进行一波记录与整理. 文章目录 1.SELECT_from_WORLD_Tutorial 2.SELECT_ ...
加速度测试什么软件,错题整理神器，喵喵错题APP实现高效学习的第一步
错题整理神器,喵喵错题APP实现高效学习的第一步 "如何高效的提升学习效率?",关于这一问题,近期我是做了不少功课.因为家里的孩子已经幼升小,但经过一年级上学期半年的学习,孩子的成 ...

河北专接本微机原理错题整理