前言

你好！这是本人阅读和使用Xilinx PCIe IP核时，参照英文版的用户手册所做的笔记，内容很全，并加入了自己的理解。

前言

你好！这是本人阅读和使用Xilinx PCIe IP核时，参照英文版的用户手册所做的笔记，内容很全，并加入了自己的理解。

文档的目录如下

2 概述 5
3 系统接口信号 6
4 PCI Express接口信号 6
5 事务层的接口信号 7
5.1 通用事务接口信号 7
5.2 传输接口信号 8
5.3 接收接口信号 9
5.4 物理层接口 10
5.5 配置接口 14
5.6 中断接口信号 18
5.7 错误报告接口 19
5.8 动态配置接口 19
5.9 内部接口 19
6 PCI配置空间 19
7 IP核的设计 25
7.1 总体设计概要 25
7.1.1 64Bit事务层接口设计 25
7.1.2 128Bit事务层接口设计 40
7.1.3 IP核对事务的处理策略 59
7.1.4 原子操作（Atomic Operations） 61
7.1.5 IP核的Buffer和流控制 61
7.1.6 物理层的控制和状态接口的设计指导 64
7.1.7 配置空间寄存器和配置接口的设置指导 69
7.1.8 额外的包处理的要求 80
7.1.9 消息TLPs的处理 80
7.1.10 用户错误报告 80
7.1.11 错误检测 86
7.2 电源管理 91
7.2.1 活跃状态的电源管理模式（ASPM） 91
7.2.2 可编程的电源管理模式（PPM） 91
7.3 中断请求的产生 93
7.3.1 用户应用对PCI兼容中断模式的处理 94
7.3.2 用户应用对MSI中断模式的处理 95
7.3.3 MSI-X模式 96
7.4 2通道、4通道和8通道链路的建立 97
7.4.1 链路远端设备支持的通道数少于本地设备 97
7.4.2 通道存在故障的情况 97
7.4.3 通道逆转 97
7.5 动态重配置接口的使用 98
7.5.1 读写DRP接口 98
7.5.2 DRP接口其它需要注意的事项 98
7.5.3 DRP地址映射 99
7.6 Tandem配置（搭配配置） 109
7.6.1 支持的设备 110
7.6.2 Tandem工具的工作流程 110
7.6.3 Tandem PROM 111
7.6.4 Tandem PCIe 113
7.6.5 在用户自定义的硬件上使用Tandem 116
7.6.6 Tandem配置的RTL设计 117
7.6.7 Tandem配置细节 118
7.6.8 Tandem资源限制 121
7.6.9 移动PCIe的复位引脚 121
7.6.10 仿真Tandem IP核 122
7.6.11 计算Tandem bitstream的加载时间 122
7.6.12 Bitstream的大小 124
7.7 时钟 124
7.7.1 同步和非同步的时钟 125
7.8 Resets 127
7.9 协议层 128
7.9.1 事务层 128
7.9.2 数据链路层 128
7.9.3 物理层 128
7.9.4 配置管理 129
7.10 共享逻辑 129
7.10.1 共享时钟 130
7.10.2 共享GT_COMMON 131
7.10.3 共享GT_COMMON和时钟 132
7.10.4 内部的共享GT_COMMON和时钟 133
7.10.5 时钟接口 134
7.11 FPGA的配置 135
7.11.1 配置术语 135
7.11.2 配置访问时序 136
7.11.3 推荐配置 139
7.11.4 7系列FPGA的配置时序 139
7.11.5 示例分析 139
8 设计流程 140
8.1 配置和生成IP核 141
8.1.1 Base模式 141
8.1.2 Advanced模式 147
8.1.3 生成IP核 153
8.2 约束IP核 154
8.2.1 设备，封装和速度级别选择 154
8.2.2 IP核I/O引脚分配 154
8.2.3 IP核物理约束 155
8.2.4 IP核时序约束 155
8.2.5 重新部署IP核 155
8.2.6 可用的PCIe资源 156
8.2.7 推荐的GT的位置 162
8.3 仿真 168
8.3.1 PIPE Mode Simulation 168
8.3.2 后期综合（Post-Synthesis）网表的功能仿真 169
9 Example设计 170
9.1 终端模式的配置概述 170
9.1.1 仿真设计概述 170
9.1.2 设计实现概述 171
9.1.3 Example设计的组成部分 172
9.2 PIO example设计 172
9.2.1 系统概述 172
9.2.2 PIO硬件 173
9.2.3 基地址寄存器的支持 174
9.2.4 PIO应用 177
9.2.5 PIO的操作 181
9.2.6 配置程序的Example设计 182

下载链接

给出网盘下载地址：
链接：https://pan.baidu.com/s/1UBVq_9b5BIX1m4K-Clmjhg
提取码：54rn

参考文献

7系列PCIe IP核用户手册（中文）相关推荐

Vivado18.2 PCIE ip核IO协议详细介绍
金手指原理部分不多介绍,网上有很多类似的文章,大家可以自行参考我们直接上手使用IP核建立部分文章目录 IP核建立 IP核利化代码介绍 PCIE 协议介绍 PCIE 时序图 PCIE 示例代码介绍 ...
Xilinx PCIE IP核接口介绍
1.1 Xilinx PCIE IP核接口介绍 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)Xilinx PCIE IP核接口介绍: 5)结束语. 1.1.2 本节引 ...
基于 xilinx vivado 的PCIE ip核设置与例程代码详解
1.概述本文是用于总结PCIE ip例程的学习成果.主要是从ip的设置,ip核的例程代码构成及其来源两方面介绍pcie的使用情况. 2.参考文档 <pg054-7series-pcie> ...
LabVIEW FPGA PCIe开发讲解-7.2节：目前主流的4大Xilinx FPGA PCIe DMA通信IP核讲解
1.要开发一个带PCIe或者PXIe接口的FPGA板卡出来,除了硬件本身外,最重要的就是FPGA芯片里面的PCIe通信代码编写,俗称下位机FPGA编程:还有中间层的驱动文件编写以及上位机PC端的应用程 ...
PCIe基础知识及Xilinx相关IP核介绍
补发以下以前学习PCIe总结的知识. PCIe学习笔记系列: PCIe基础知识及Xilinx相关IP核介绍概念了解:简单学习PCIe的数据链路与拓扑结构,另外看看有什么相关的IP核. [PG054] ...
【分享】PCIE XDMA IP核介绍
[分享]PCIE XDMA IP核介绍本文为明德扬原创文章,转载请注明出处! 一.PCIE的发送和接收数据本工程的目的是在XC7K325tffg的平台上实现pcie的数据发送和接收,速率8通道2. ...
【PG054】7 Series Integrated Block for PCI Express IP核的学习
PCIe学习笔记系列: PCIe基础知识及Xilinx相关IP核介绍概念了解:简单学习PCIe的数据链路与拓扑结构,另外看看有什么相关的IP核. [PG054]7 Series Integrated ...
Xilinx zynq系列pcie xdma通信（一）：下位机PL端
一.前言本人没什么FPGA的开发经验,然而一上来就要搞zynq和PCIE通信,上手真的太难了.查阅了各种网上资料,经历了一个多月各种测试终于成功调通了.因为网上关于pcie的资料太少,翻来翻去就是那 ...
Axi memory mapped to PCI Express、uart和gpio IP核在vivado中的应用
先了解了一下几个PCIE IP核,网上这样说(链接: [https://www.amobbs.com/thread-5693775-1-1.html] 7 Series Integrated Bloc ...

7系列PCIe IP核用户手册（中文）

7系列PCIe IP核用户手册（中文）

前言

前言

文档的目录如下

下载链接

参考文献

7系列PCIe IP核用户手册（中文）相关推荐

最新文章

热门文章