下面的3条指令执行后,CPU几次修改IP?

下面的3条指令执行后,CPU几次修改IP?
都是在什么时候?最后IP中的值是什么?
mov ax, bx
sub ax, ax
jmp ax

一共修改了4次。
第1次：从存储器中读取mov ax, bx指令之后，IP立即改变，指向下一条指令(sub ax, ax)的地址。
第2次：从存储器读取sub ax, ax之后（在此之前，会先执行mov ax, bx指令），IP立即改变，指向下一条指令(jmp ax)的地址。
第3次：从存储器读取jmp ax指令之后（在此之前，会先执行完sub ax, ax指令），IP立即改变，指向下一条指令的地址，这里由于下一条指令没有标明，所以不知道，反正此时IP的值是紧挨jmp ax之后的地址。
第4次：执行jmp ax指令后。jmp指令是通过修改IP的值来达到使程序执行跳转的目的的，因此执行jmp之后，IP的值变为ax（此时值为0）的值，所以修改为了0。
如果程序继续执行，那么IP的值是存储器中0位置指令的下一条指令的地址。

（上面的解释是在没有考虑指令预取、多条流水等情况下成立的！）

下面的3条指令执行后,CPU几次修改IP?相关推荐

下面的 3 条指令执行后， cpu 几次修改 IP？都是在什么时候？最后 IP 中的值是多少？
1 2 3 mov ax,bx sub ax,ax jmp ax 第1次:从存储器中读取mov ax, bx指令之后,IP立即改变,指向下一条指令(sub ax, ax)的地址. 第2次:从存储器读取 ...
31条指令单周期cpu设计(Verilog)-(二)总体设计
目录 31条指令单周期cpu设计(Verilog)-(一)相关软件 31条指令单周期cpu设计(Verilog)-(二)总体设计 31条指令单周期cpu设计(Verilog)-(三)指令分析 ...
31条指令单周期cpu设计(Verilog)-(十)上代码→顶层模块设计总结
说在前面开发环境:Vivado 语言:Verilog cpu框架:Mips 控制器:组合逻辑设计思路按照预先设计好的数据通路图将各个模块连接起来 `timescale 1ns / 1ps mod ...
python循环体执行的次数与其他不同的是_下面的Python循环体的执行次数与其他不同的是()...
下面的Python循环体的执行次数与其他不同的是() 答:i=0 while(i<=10): print(i) i=i+1 懒扎衣动作主要包括掤.肩靠.肘击:穿掌.护身掌.铲脚技法.(?) 答: ...
31条指令单周期cpu设计(Verilog)-(三)指令分析
说在前面开发环境:Vivado 语言:Verilog cpu框架:Mips 控制器:组合逻辑鸽鸽鸽... 指令分析流程确定一条指令所需要的具体操作分析该条指令涉及的部件确定各个部件的输入输出 ...
31条指令单周期cpu设计(Verilog)-(四)数据输入输出关系表
说在前面开发环境:Vivado 语言:Verilog cpu框架:Mips 控制器:组合逻辑表格作用这张表用于设计整体的数据通路图 (在第二篇中已经给出来了),而这张总图是用于设计Verilog ...
31条指令单周期cpu设计(Verilog)-(八)上代码→指令译码以及控制器
说在前面开发环境:Vivado 语言:Verilog cpu框架:Mips 控制器:组合逻辑指令译码器我们需要根据一条32位的指令的结构确定是哪一条指令可以根据操作码(op)以及功能码(fun ...
31条指令单周期cpu设计(Verilog)-(六)指令操作时间表设计
说在前面开发环境:Vivado 语言:Verilog cpu框架:Mips 控制器:组合逻辑这张表格又是干啥的呢(+_+)? 废话少说,用来设计控制器的 (红色方框) 设计流程 1. 表头为3 ...
31条指令单周期cpu设计(Verilog)-(一)相关软件
说在前面开发环境:Vivado 语言:Verilog cpu框架:Mips 计算机组成原理课程终于结束了,由于以下均为课程学习过程中的内容,所以难免存在各种错误,各位大佬轻喷相关软件 vivado ...

下面的3条指令执行后,CPU几次修改IP?

下面的3条指令执行后,CPU几次修改IP?相关推荐

最新文章

热门文章