计算机组成原理例题

计算机系统概述
- 单选题
- 多选题
- 判断题
运算器
存储器
指令
控制器
IO

计算机系统概述

单选题

1. 32位微机是指该计算机所用CPU（B）。
A.有32位寄存器
B. 同时处理32位二进制数
C. 有32个寄存器
D. 能处理32个字符

2. 到目前为止,计算机中所有信息仍以二进制形式表示的理由是（C）。
A. 节约元器件
B. 运算速度快
C. 由物理器件的性能决定
D. 信息处理方便

3. 计算机中（B）负责指令译码。
A. 算术逻辑单元
B. 控制单元
C. 存储器译码电路
D. 输入输出译码电路

4. 存放欲执行指令的寄存器是（D)。
A. MAR
B. PC
C. MDR
D. IR

5. 存放下一条指令的寄存器是（B）。
A. MAR
B. PC
C. MDR
D. IR

6.完整的计算机系统包括（D）。
A. 运算器、存储器、控制器
B. 外部设备和主机
C. 主机和应用程序
D. 配套的硬件设备和软件系统

7. 关于编译程序和解释程序，下列说法中错误的是（C）。
A. 编译程序和解释程序的作用都是将高级语言程序转换成机器语言程序
B. 编译程序编译时间较长，运行速度较快
C. 解释程序方法较简单，运行速度也较快
D. 解释程序将源程序翻译成机器语言，并且翻译一条后，立即执行这条语句

8. 将高级语言源程序转换成机器级目标代码文件的程序是（C）。
A. 汇编程序
B. 链接程序
C. 编译程序
D. 解释程序

9. 计算机系统的层次结构可以分为6层，其层次之间的依存关系是（B）。
A. 上下层之间相互无关
B. 上层实现对下层的功能扩展，而下层是实现上层的基础。
C. 上层实现对下层的扩展作用，而下层对上层有限制作用
D.上层和下层的关系是相互依存、不可分割的

10.【2011统考真题】下列选项中，描述浮点数操作速度指标的是（D）。
A. MIPS
B. CPI
C. IPC
D. MFLOPS

11. 关于CPU主频、CPI、MIPS、MFLOPS，说法正确的是（D）。
A. CPU主频是指CPU系统执行指令的频率，CPI是执行一条指令平均使用的频率
B.CPI是执行一条指令平均使用CPU时钟的个数，MIPS描述一条CPU指令平均使用的CPU时钟数
C. MIPS是描述CPU执行指令的频率，MFLOPS是计算机系统的浮点数指令
D. CPU主频指CPU使用的时钟脉冲频率，CPI是执行一条指令平均使用的CPU时钟数

12.以下说法中，错误的是（C）。
A. 计算机的机器字长是指数据运算的基本单位长度
B.寄存器由触发器构成
C.计算机中一个字的长度都是32位
D. 磁盘可以永久性存放数据和程序

13. CPU的CPI与下列（ A ）因素无关。
A. 时钟频率
B. 系统结构
C. 指令集
D. 计算机组织

14. 下列关于“兼容”的叙述，正确的是（ C ）。
A. 指计算机软件与硬件之间的通用性，通常在同一系列不同型号的计算机间存在
B. 指计算机软件或硬件的通用性，即它们在任何计算机间可以通用
C. 指计算机软件或硬件的通用性，通常在同一系列不同型号的计算机间通用
D.指软件在不同系列计算机中可以通用，而硬件不能通用

15. 【2010统考真题】下列选项中，能缩短程序执行时间的措施是（ D ）。
Ⅰ提高CPU时钟频率。Ⅱ优化数据通路结构。 Ⅲ对程序进行编译优化。
A. 仅Ⅰ、Ⅱ
B. 仅Ⅰ、Ⅲ
C. 仅Ⅱ、Ⅲ
D. Ⅰ、Ⅱ、Ⅲ

16. [2009统考真题]一个 C 语言程序在一台 32 位机器上运行。程序中定义了三个变量 x 、 y 和 z ，其中 x 和 z 为 int 型， y 为 short 型。当 x=127 ， y=-9 时，执行赋值语句 z=x+y 后， x 、 y 和 z 的值分别是（ D）。
A. x=0000007FH ， y=FFF9H ， z=00000076H
B. x=0000007FH ， y=FFF9H ， z=FFFF0076H
C. 0000007FH ， y=FFF7H ， z=FFFF0076H
D. x=0000007FH ， y=FFF7H ， z=00000076H

17. 【2009统考真题】浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为 5 位和 7 位（均含 2 位符号位）。若有两个数 X=×29/32 ， Y=×5/8 ，则用浮点加法计算 X+Y 的最终结果是（D）。
A. 00111 1100010
B. 00111 0100010
C. 01000 0010001
D. 发生溢出

18. 【2011统考真题】float 型数据通常用 IEEE 754 单精度浮点数格式表示。若编译器将 float 型变量 x 分配到一个 32 位浮点寄存器 FR1 中，且 x=-8.25 ，则 FR1 的内容是（ A ）。
A. C104 0000H
B. C242 0000H
C. C184 0000H
D. C1C2 0000H

19.用海明码对长度为8位的数据进行检/纠错时，若能纠正一位错。则校验位数至少为(C)
A. 2
B. 3
C. 4
D. 5

20. 某计算机主频为1.2 GHz,其指令分为4类，它们在基准程序中所占比例及CPI如下示。
该机的MIPS数是（C）

A. 100
B. 200
C. 400
D. 600

21. 由3个“1”和5个“0”组成的8位二进制补码，能表示的最小整数是（ B ）。
A. -126
B. -125
C. -32
D. -3

22.【2018统考真题】某32位计算机按字节编址，采用小端(Little Endian)方式。若语令“int i= 0;”对应指令的机器代码为“C7 45 FC 00000000”，则语句“int i=-64;"对应指令的机器代码为是（ A）。
A. C7 45 FC C0 FF FF FF
B. C7 45 FC 0C FF FF FF
C. C7 45 FC FF FF FF C0
D. C7 45 FC FF FF FF 0C

23 下列关于冯.诺依曼结构计算机基本思想的叙述中,错误的是(C)
A. 程序的功能都通过中央处理器执行指令实现
B. 指令和数据都用二进制表示，形式上无差别
C. 指令按地址访问，数据都在指令中直接给出
D. 程序执行前，指令和数据需预先存放在存储器中

24 某计算机采用大端方式,按字节编址。某指令中操作数的机器数为1234 FF00H,该操作数采用基址寻址方式，形式地址(用补码表示)为FF12H，基址寄存器内容为F000 0000H,则该操作数的LSB(最低有效字节)所在的地址是(D)
A. F000 FF12H
B. F000 FF15H
C. EFFF FF12H
D. EFFF FF15H

25. 下列给出的部件中其位数（宽度）一定与机器字长相同的是（B）。
I、ALU； II、指令寄存器； III、通用寄存器； IV、浮点寄存器

A. I, II
B. I, III
C. II, III
D. II, III, IV

26. 假定计算机MI和M2具有相同的指令集体系结构(ISA),主频分别为1.5GHz和1.2GHz。在MI和M2上运行某基准程序P，平均CPI分别为2和1,则程序P在MI和M2上运行时间的比值是（ C ）。
A. 0.4
B. 0.625
C. 1.6
D. 2.5

27. 将高级语言程序转换为机器级目标代码文件的程序是（ C ）。
A. 汇编程序
B. 链接程序
C. 编译程序
D. 解释程序

28. 下列有关浮点数加减运算的叙述中，正确的是（ D ）。
Ⅰ对阶操作不会引起阶码上溢或下溢
Ⅱ右规和尾数舍入都可能引起阶码上溢
Ⅲ左规时可能引起阶码下溢
Ⅳ尾数溢出时结果不一定溢出

A. 仅Ⅱ、Ⅲ
B. 仅Ⅰ、Ⅱ、Ⅳ
C. 仅Ⅰ、Ⅲ、Ⅳ
D. Ⅰ、Ⅱ、Ⅲ、Ⅳ

29. 冯·诺依曼机的基本工作方式是（ A ）。
A. 控制流驱动方式
B.多指令多数据流方式
C. 微程序控制方式
D. 数据流驱动方式

30. 下列（ B ）是冯·诺依曼机工作方式的基本特点。
A. 多指令流单数据流
B. 按地址访问并顺序执行指令
C. 堆栈操作
D. 存储器按内容选择地址

31.冯·诺依曼机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（ C ）。
A. 指令操作码的译码结果
B. 指令和数据的寻址方式
C. 指令周期的不同阶段
D.指令和数据所在的存储单元

32. 存放欲执行指令的寄存器是（D）。
A. MAR
B. PC
C. MDR
D. IR

33. 在CPU中，跟踪下一条要执行的指令的地址的寄存器是（ A ）。
A. PC
B. MAR
C. MDR
D. IR

34. MAR和MDR的位数分别为（ A ）。
A. 地址码长度、存储字长
B.存储字长、存储字长
C. 地址码长度、地址码长度
D. 存储字长、地址码长度

35. 下列关于CPU存取速度的比较中，正确的是（ C ）。
A. Cache>内存>寄存器
B.Cache>寄存器>内存
C. 寄存器>Cache>内存
D. 寄存器>内存>Cache

36. 若一个8位的计算机系统以16位来表示地址，则该计算机系统有（ C ）个地址空间。
A. 256
B. 65535
C. 65536
D. 131072

37. 关于编译程序和解释程序，下列说法中错误的是（ C ）。
A. 编译程序和解释程序的作用都是将高级语言程序转换成机器语言程序
B. 编译程序编译时间较长，运行速度较快
C. 解释程序方法较简单，运行速度也较快
D. 解释程序将源程序翻译成机器语言，并且翻译一条后，立即执行这条语句

38. 计算机硬件能够直接执行的是（ A ）。
Ⅰ机器语言程序 Ⅱ汇编语言程序 Ⅲ硬件描述语言程序

A. 仅Ⅰ
B. 仅Ⅰ、Ⅱ
C. 仅Ⅰ、Ⅲ
D.Ⅰ、Ⅱ、Ⅲ

39. 计算机系统的层次结构可以分为6层，其层次之间的依存关系是（ B ）。
A. 上下层之间相互无关
B. 上层实现对下层的功能扩展，而下层是实现上层的基础。
C. 上层实现对下层的扩展作用，而下层对上层有限制作用
D.上层和下层的关系是相互依存、不可分割的

40. 关于CPU主频、CPI、MIPS、MFLOPS，说法正确的是（ D ）。
A. CPU主频是指CPU系统执行指令的频率，CPI是执行一条指令平均使用的频率
B.CPI是执行一条指令平均使用CPU时钟的个数，MIPS描述一条CPU指令平均使用的CPU时钟数
C. MIPS是描述CPU执行指令的频率，MFLOPS是计算机系统的浮点数指令
D. CPU主频指CPU使用的时钟脉冲频率，CPI是执行一条指令平均使用的CPU时钟数

41. 下列关于机器字长、指令字长和存储字长的说法中，正确的是（ C ）。

Ⅰ三者在数值上总是相等的 Ⅱ三者在数值上可能不等
Ⅲ存储字长是存放在一个存储单元中的二进制代码位数 Ⅳ数据字长就是MDR的位数

A. Ⅰ、Ⅲ
B. Ⅰ、Ⅳ
C. Ⅱ、Ⅲ
D. Ⅱ、Ⅳ

42. 32位微机是指该计算机所用CPU（ B ）。
A. 具有32位寄存器
B. 能同时处理32位的二进制数
C. 具有32个寄存器
D. 能处理32个字符

43. CPU的CPI与下列（ A ）因素无关。
A. 时钟频率
B. 系统结构
C. 指令集
D. 计算机组织

20. 【2018统考真题】冯●诺依曼结构计算机中数据采用二进制编码表示，其主要原因是（ D ）。

I.二进制的运算规则简单
II.制造两个稳态的物理器件较容易
II.便于用逻辑门电路实现算术运算

A. 仅I、II
B. 仅I、III
C. 仅II、III
D. I、II和III

多选题

1. 主存容量的计算方式是（ A ）*（ B ）。
A. 存储单元个数
B. 存储字长
C. 地址线
D.数据线

2. 冯诺依曼计算机的特点有（ ABCD ）。
A. 计算机由运算器、控制器、存储器、输入设备和输出设备五大部件组成
B. 指令和数据以同等地位存放于存储器内，并可按地址寻访
C. 指令由操作码和地址码组成
D.指令在存储器内按顺序存放，提出“存储程序”概念。

判断题

1. 某计算机的字长为64位，则该机一个字节的长度为16位。某计算机的字长为64位，则该机一个字节的长度为16位。
A. 对
B. 错

2. ACC在CPU中的运算器内，既可以作为操作数又可保存运算结果。
A. 对
B. 错

3. 机器字长是CPU一次可以处理的十进制数位数。
A. 对
B. 错

4. 汇编语言程序能直接在机器上运行。
A. 对
B. 错

5. 冯诺依曼计算机以存储器为中心，输入输出设备与存储器间的数据传送通过运算器完成
A. 对
B. 错

运算器

1. 8位原码能表示的不同数据有（ D ）个。
A. 15
B. 16
C. 255
D. 256

2. 16位补码0X8FA0扩展为32位应该是（ B ）。
A. 0X0000 8FA0
B. 0XFFFF 8FA0
C. 0XFFFF FFA0
D. 0X8000 8FA0

3. 若寄存器内容为1111 1111，若它等于-1，则为（B）。
A. 原码
B. 补码
C. 反码
D. 移码

4. 下列选项中，描述浮点数操作速度指标的是（ B ）。
A. MIPS
B. MFLOPS
C. CPI
D. IPC

5. [2018统考真题] 某32位计算机按字节编址,采用小端方式。若语句“int i=0；”对应指令的机器代码为“C7 45 FC 00 00 00 00”，则语句“int i=-64;”对应指令的机器代码是(A)。
A. C7 45 FC C0 FF FF FF
B. C7 45 FC 0C FF FF FF
C. C7 45 FC FF FF FF C0
D. C7 45 FC FF FF FF 0C

6. 16位补码0X7FA0扩展为32位应该是（ A ）。
A. 00007FA0
B. 7FA00000
C. FFFF7FA0
D. 7FA0FFFF

7. 假设某计算机的字长为8位，则数-1010110的移码表示形式为(A)
A. 00101010
B. 11010110
C. 10101010
D. 01010110

8. 假设[X]补=10101010，则X的真值为(B)
A. -0101010
B. -1010110
C. +1010110
D. +0101010

9. 8位数补码的表示范围为（B）。
A. -127~+127
B. -128~+127
C. -128~+128
D. -127~+128

10. 补码定点整数01010101左移两位后的值为（ B）。
A. 01000111
B. 01010100
C. 01000110
D. 01010101

11. 补码定点整数10010101右移1位后的值为（ D）。
A. 01001010
B. 010010101
C. 1000 1010
D. 1100 1010

12.若采用双符号位，则两个正数相加时产生溢出的特征时，双符号位为（B）。
A. 00
B. 01
C. 10
D. 11

13. 在补码的加减法中，用两位符号位判断溢出，两位符号位=10时，表示（C）
A. 结果为正数，无溢出
B. 结果正溢出
C. 结果负溢出
D. 结果为负数，无溢出

14. 原码的乘法是（ A ）。
A. 先取操作数绝对值相乘，符号位单独处理
B. 用原码表示操作数，直接相乘
C. 被乘数用原码表示，乘数去掉绝对值，然后相乘
D. 乘数用原码表示，被乘数去绝对值，然后相乘

15. 原码乘法时，符号位单独处理乘积的方式是（ C ）。
A. 两个操作数符号相“与”。
B. 两个操作数符号相“或”。
C. 两个操作数符号相“异或”。
D. 两个操作数中绝对值较大数的符号

16. 原码乘法时，符号位单独处理乘积的方式是(C)
A. 两个操作数符号相“与”
B. 两个操作数符号相“或”
C. 两个操作数符号相“异或”
D. 两个操作数中绝对值较大数的符号

17. 实现N位(不包括符号位)补码一位乘时，乘积为(D)位。
A. N
B. N+1
C. 2N
D. 2N+1

18. 在原码不恢复余数法(又称原码加减交替法)的算法中，( D).
A. 每步操作后，若不够减，则需恢复余数
B. 若为负商，则恢复余数
C. 整个算法过程中，从不恢复余数
D. 仅当最后一步不够减时，才恢复一次余数

19. 下列关于补码除法的说法中，正确的是(B)。
A. 补码不恢复除法中，够减商0,不够减商1
B. 补码不恢复余数除法中，异号相除时，够减商0，不够减商1
C. 补码不恢复除法中，够减商1,不够减商0
D. 以上都不对

20. 在规格化浮点运算中，若某浮点数为*1.10101，其中尾数为补码表示，则该数（ C ）。
A. 不需要规格化
B. 需要向右规格化
C. 需要尾数左移一位规格化
D. 需要尾数左移两位规格化

21. 算术逻辑单元(AlU)的功能-般包括( C).
A. 算术运算
B. 逻辑运算
C. 算术运算和逻辑运算
D. 加法运算

22. [2009统考真题]一个 C 语言程序在一台 32 位机器上运行。程序中定义了三个变量 x 、 y 和 z ，其中 x 和 z 为 int 型， y 为 short 型。当 x=127 ， y=-9 时，执行赋值语句 z=x+y 后， x 、 y 和 z 的值分别是（D）。
A. x=0000007FH ， y=FFF9H ， z=00000076H
B. x=0000007FH ， y=FFF9H ， z=FFFF0076H
C. 0000007FH ， y=FFF7H ， z=FFFF0076H
D. x=0000007FH ， y=FFF7H ， z=00000076H

23. 某数采用IEEE 754单精度浮点数格式表示为C640 0000H，则该数的值是(A)
A. -1.5×2¹³
B. -1.5×2¹²
C. -0.5x ×2¹³
D. -0.5×2¹²

24. float 型数据常用IEEE 754单精度浮点格式表示。假设两个float型变量x和y分别存放在32位寄存器f1 和f2中，若(f1)=CC90 0000H，(f2)=B0C0 0000H，则x和y之间的关系为(A)
A. x<y 且符号相同
B. x<y且符号不同
C. x>y且符号相同
D. x>y且符号不同

25. 【2018统考真题】 IEEE 754单精度浮点格式表示的数中，最小的规格化正数是___A___。
A. 1.0×2^-126
B. 1.0×2^-127
C. 1.0×2^-128
D. 1.0×2^-149

26. 用海明码对长度为8位的数据进行检/纠错时，若能纠正一位错。则校验位数至少为(C)
A. 2
B. 3
C. 4
D. 5

27. 关于海明校验码的说法中，正确的是（ B ）。
A. 只能检测出一位出错
B. 能检测出两位同时出错
C.不能指出哪一位出错
D. 能纠正两位错误

28. 下列关于循环冗余校验的说法中，__B__是错误的。
A. 带r个校验位的多项式编码可以检测到所有长度小于或等于r的突发性错误
B. 通信双方可以无需商定就直接使用多项式编码
C. CRC校验可以使用硬件来完成
D. 有一些特殊的多项式，因为其有很好的特性，而成为了国际标准

29. 在 CRC（循环冗余校验）方法中，采用了（A）运算计算校验码。
A. 模 2 除法（异或）
B. 循环移位
C. 逻辑与
D. 逻辑或

30. 下列有关浮点数加减运算的叙述中，正确的是（ D ）。
Ⅰ对阶操作不会引起阶码上溢或下溢
Ⅱ右规和尾数舍入都可能引起阶码上溢
Ⅲ左规时可能引起阶码下溢
Ⅳ尾数溢出时结果不一定溢出

A. 仅Ⅱ、Ⅲ
B. 仅Ⅰ、Ⅱ、Ⅳ
C. 仅Ⅰ、Ⅲ、Ⅳ
D. Ⅰ、Ⅱ、Ⅲ、Ⅳ

31. 在串行进位的并行加法器中，影响加法器运算速度的关键因素是( C )。
A.门电路的级延迟
B. 元器件速度
C. 进位传递延迟
D. 各位加法器速度的不同

32. 算术逻辑单元(AlU)的功能-般包括(C ).
A. 算术运算
B. 逻辑运算
C. 算术运算和逻辑运算
D. 加法运算

33. 加法器采用并行进位的目的是( C )。
A. 增强加法器功能
B. 简化加法器设计
C. 提高加法器运算速度
D. 保证加法器可靠性

34. 用8片74181和两片74182可组成( B )。
A. 组内并行进位、组间串行进位的32位ALU
B. 两级先行进位结构的32位ALU
C. 组内先行进位、组间先行进位的16位ALU
D. 三级先行进位结构的32位ALU

35. 下列关于补码和移码关系的叙述中,(B)是不正确的。
A. 相同位数的补码和移码表示具有相同的数据表示范围
B. 零的补码和移码表示相同
C. 同一个数的补码和移码表示,其数值部分相同,而符号相反
D. 一般用移码表示浮点数的阶,而补码表示定点整数

36. n为定点整数（有符号）表示的最大值是（ D ）。
A.2ⁿ
B.2ⁿ-1
C.2^n-1
D.2^n-1-1

37. 8位原码能表示的不同数据有（ D ）个。
A. 15
B. 16
C. 255
D. 256

38. 若寄存器内容为1111 1111，若它等于-1，则为（B）。
A. 原码
B. 补码
C. 反码
D. 移码

存储器

1. 计算机的存储器采用分级方式是为了(B)
A. 方便编程
B. 解决容量、速度、价格三者之间的矛盾
C. 保存大量数据方便
D. 操作方便

2. 存储器分层体系结构中，存储器从速度最快到最慢的排序是(D)
A. 寄存器-主存-Cache-辅存
B. 寄存器-主存-辅存-Cache
C. 寄存器-Cache-辅存-主存
D. 寄存器-Cache-主存-辅存

3. 某计算机字长为32位，按字节编址，采用小端(Little Endian)方式存储数据。假定有一个double型变量（占8个字节），其机器数表示为1122 3344 5566 7788H，存放在0000 8040H开始的连续存储单元中，则存储单元0000 8046H中存放的是(A)
A. 22H
B. 33H
C. 77H
D. 66H

4. 双端口RAM在（ B）情况下会发生读/写冲突。
A. 左端口和右端口的地址码不同
B. 左端口和右端口的地址码相同
C. 左端口和右端口的数据码不同
D. 左端口和右端口的数据码相同

5. 采用虚拟存储器的目的是(C)
A. 提高主存的速度
B. 扩大辅存的存取空间
C. 扩大存储器的寻址空间
D. 以上都不对

6. 常用的虚拟存储器寻址系统由（A）两级存储器组成。
A. 主存-辅存
B. 缓存-主存
C. 缓存-辅存
D. 以上都不对

7. 下列存储器中，在工作期间需要周期性刷新的是(B)
A. SRAM
B. DRAM
C. ROM
D. FLASH

8. 下列关于缺页处理的叙述中，错误的是(D)
A. 缺页是在地址转换时CPU检测到的一种异常
B. 缺页处理由操作系统提供的缺页处理程序来完成
C. 缺页处理程序根据页故障地址从外存读入所缺失的页
D. 缺页处理完成后回到发生缺页的指令的下一条指令执行

9. 某C语言程序段如下：

for(i=0; i<=9; i++)
{temp=1;for(j=0; j<=i; j++) temp*=a[j];sum+=temp;
}

下列关于数组a的访问局部性的描述中，正确的是(A)

A. 时间局部性和空间局部性皆有
B. 无时间局部性，有空间局部性
C. 有时间局部性，无空间局部性
D. 时间局部性和空间局部性皆无

10. 下列命令组合的一次访问过程中，不可能发生的是(D)
A. TLB未命中，Cache未命中，Page未命中
B. TLB未命中，Cache命中，Page命中
C.TLB命中，Cache未命中，Page命中
D. TLB命中，Cache命中，Page未命中

11. 为使虚拟存储系统有效地发挥其预期的作用，所运行程序应具有的特性是(C)
A. 不应含有过多的I/O操作
B. 大小不应小于实际的内存容量
C. 应具有较好的局部性
D. 顺序执行的指令不应过多

12. 虚拟存储管理系统的基础是程序访问的局部性原理，此原理的基本含义是(A)
A. 在程序的执行过程中，程序对主存的访问是不均匀的
B. 空间局部性
C. 实际局部性
D. 代码的顺序执行

13. 某计算机字长是32位，它的存储容量是64KB，按字编址，它的寻址范围是(B)
A. 16KB
B. 16K
C. 32K
D. 以上都不对

14. 某存储器容量为32K×16位，则(C)
A. 地址线为16根，数据线为32根
B. 地址线为32根，数据线为16根
C. 地址线为15根，数据线为16根
D. 地址线为15根，数据线为32根

15. 某存储器容量为64KB，按字节编址，地址4000H-5FFFH为ROM区，其余为RAM区。若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是(C)
A. 7
B. 8
C. 14
D. 16

16. 某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是(D)
A. 22
B. 23
C. 25
D. 26

17. 用存储容量为16K×1位的存储器芯片来组成一个64K×8位的存储器，则在字方向和位方向分别扩展了（D）倍。
A. 4，2
B. 8，4
C. 2，4
D. 4，8

18. 某计算机主存容量64KB,其中ROM区为4KB,其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，需要上述规格的ROM芯片数和RAM芯片数分别是(D)
A. 1，15
B. 2，15
C. 1，30
D. 2，30

19. 某计算机字长为16位，存储器容量为256KB,CPU按字寻址，其寻址范围是(D)
A. 0–219-1
B. 0–220-1
C. 0–218-1
D. 0–217-1

20. 4个16K×8位的存储芯片，可设计为（A）容量的存储器。
A. 32K×16位
B. 16K×16位
C. 32K×8位
D. 8K×16位

21. 设CPU地址总线有24根，数据总线有32根，用512K×8位的RAM芯片构成该机的主存储器，则该机主存最多需要（D）片这样的存储芯片。
A. 256
B. 512
C. 64
D. 128

22. 地址总线A0(高位)–A15(低位)，用4K×4位的存储芯片组成16K×8位存储器，则产生片选信号的译码器的输入地址线应该是(A)
A. A2A3
B. A0A1
C. A12A13
D. A14A15

指令

1. 下列关于CISC/RISC的叙述中，错误的是（D）
A. RISC机器指令比CISC机器指令简单
B. RISC中通用寄存器比CISC多
C. RISC的寻址方式比CISC少
D. CISC比RISC的机器能更好的支持高级语言

2. RISC思想主要基于的是（ A ）
A. 减少指令的平均执行周期
B. 减少指令的复杂程度
C. 减少硬件的复杂程度
D. 便于编译器编写

3. 以下叙述中( A )是正确的。
A. RISC机一定采用流水技术
B. 采用流水技术的机器一定是RISC机
C. RISC机的兼容性优于CISC机
D. CPU 配备很少的通用寄存器

4. 下列关于RISC的说法中，错误的是( A )。
A. RISC普遍采用微程序控制器
B. RISC大多数指令在一个时钟周期内完成
C. RISC的内部通用寄存器数量相对CISC多
D. RISC的指令数、寻址方式和指令合适种类相对CISC少

5. 有效地址是指（ A ）
A. 操作数的真实地址
B. 指令地址码字段给出的地址
C. 程序计数器
D. 以上均不正确

6. 指令采用不同寻址方式的目的是（ C ）
A. 可减低编程难度
B. 可降低指令的译码难度
C. 缩短指令字长，扩大寻址空间，提高编程灵活性
D. 以上均不正确

7. 假定指令中地址码所给出的是操作数的有效地址，则该指令采用（A）。
A. 直接寻址
B. 立即寻址
C. 寄存器寻址
D. 间接寻址

8. 设指令中的地址码为A，变址寄存器为X，程序寄存器为PC，则变址间址寻址方式的操作数的有效地址EA是（B）。
A. （（PC）+A）
B. （（X）+A）
C. （X）+（A）
D. （X）+A

9. （ B ）便于处理数组问题。
A. 间接寻址
B. 变址寻址
C. 相对寻址
D. 基址寻址

10. 在多道程序设计中，最重要的寻址方式是（A）。
A. 相对寻址
B. 间接寻址
C. 立即寻址
D. 按内容寻址

11.一条指令中包含的信息有（ D ）
A. 操作码、控制码
B. 操作码、向量地址
C. 操作码、信息码
D. 操作码、地址码

12. 一地址指令中，为完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常采用（C）。

A. 直接寻址
B. 立即寻址
C. 隐含寻址
D. 以上都有可能

13. 四地址指令OPA1A2A3的功能为（A1）OP（A2）→（A3），且A4给出下一条指令地址，假设A1、A2、A3、A4都为主存储器地址，则完成下述指令需要访存（C）次。

A. 2
B. 3
C. 4
D. 5

14.某指令系统有200条指令，对操作码采用固定长度二进制编码是，最少需要（B）位。
A. 4
B. 8
C. 16
D. 32

15. 指令寄存器的位数取决于（ B ）。
A. 存储器的容量
B. .指令字长
C. 机器字长
D. 存储字长

16. 一个计算机系统采用32位单字长指令，地址码12位，若定义了250条二地址指令，则还可以有（ D）条一地址指令。
A. 4K
B. 8K
C. 16K
D. 24K

17. 某计算机按字节编址，指令字长固定且只有两种指令格式，其中三地址指令29条，二地址指令107条，每个地址字段为6位，则指令字长至少应该是（ A ）位。
A. 24
B. 26
C. 28
D. 32

18. 在CPU执行指令的过程中，指令的地址由( A )给出。
A. 程序计数器(PC)
B. 指令的地址码字段
C. 操作系统
D. 程序员

19. 程序控制类指令的功能是( D )。
A. 进行算术运算和逻辑运算
B. 进行主存与CPU之间的数据传送
C.进行CPU和I/O设备之间的数据传送
D. 改变程序执行的顺序

20. 在指令格式中，采用扩展操作码设计方案的目的是（C）。
A. 减少指令字长度
B.增加指令字长度
C. 保持指令字长度不变而增加指令的数量
D. 保持指令字长度不变而增加寻址空间

21. 16位补码0X8FA0扩展为32位应该是（ B ）。
A. 0X0000 8FA0
B. 0XFFFF 8FA0
C. 0XFFFF FFA0
D. 0X8000 8FA0

22. 某计算机有16个通用寄存器，采用32位定长指令字，操作码字段(含寻址方式位)为8位，Store 指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。若基址寄存器可使用任一通用寄存器，且偏移量用补码表示，则Store指令中偏移量的取值范围是(A)
A. -32768 ~ +32767
B. -32767 ~ +32768
C. -65536 ~ +65535
D. -65535 ~ +65536

控制器

1. 在取指周期中，是按照（D）的内容访问主存，以读取指令。
A. 指令寄存器IR
B. 程序状态寄存器PS
C. 存储器数据寄存器MDR
D.程序计数器PC

2. CPU响应中断的时间是（C）。
A. 中断源提出请求
B. 取指周期结束
C. 执行周期结束
D. 间址周期结束

3. 计算机操作的最小单位时间是（ A ）。
A. 时钟周期
B. 指令周期
C. CPU周期
D. 执行周期

4. 指令寄存器的位数取决于（ B ）。
A. 存储器的容量
B. 指令字长
C. 机器字长
D. 存储字长

5. 程序计数器PC在（B）中。
A. 运算器
B. 控制器
C. 存储器
D. I/O接口

PS：PC和IR属于控制器

6. 下列寄存器中，汇编语言程序员可见的是（B）。
A. MAR
B. PC
C. MDR
D. IR

7. ()下列部件不属于控制器的是（C）。
A. 指令寄存器
B. 程序计数器
C. 程序状态字寄存器
D. 时序电路

8. CPU中保存当前正在执行指令的寄存器是(A )
A. 指令寄存器
B. 指令译码器
C. 数据寄存器
D. 地址寄存器

9. 在CPU中，跟踪后继指令地址的寄存器是（ B ）。
A. 指令寄存器
B. 程序计数器
C. 地址寄存器
D. 状态寄存器

10. 条件转移指令执行时所依据的条件来自（B）。
A. 指令寄存器
B. 标志寄存器
C. 程序计数器
D. 地址寄存器

11. 在CPU的寄存器中，（C）对用户是透明的。
A. 程序计数器
B. 状态寄存器
C. 指令寄存器
D.通用寄存器

12. 在取指周期中，是按照（ D）的内容访问主存，以读取指令。
A. 指令寄存器IR　
B. 程序状态寄存器PS
C. 存储器数据寄存器MDR 　
D. 程序计数器PC

13. (单选题, 4分)采用DMA方式传递数据时，每传送一个数据就要占用（D）。
A. 指令周期
B. 时钟周期
C. 机器周期
D. 存取周期

14.指令周期是指（C）。
A. CPU从主存取出一条指令的时间
B. CPU执行一条指令的时间
C.CPU从主存取出一条指令加上执行这条指令的时间
D.时钟周期时间

15.下列寄存器中，汇编语言程序员可见的是（ B ）。
A. MAR
B. PC
C. MDR
D. IR

16. 通用寄存器是（D）。
A. 可存放指令的寄存器
B. 可存放程序状态字的寄存器
C. 本身具有计数逻辑与移位逻辑的寄存器
D. 可编程指定多种功能的寄存器

17. PC的位数取决于（ A ）。
A. 存储器的容量
B. 机器字长
C. 指令字长
D. 都不对

18. 在所谓的n位CPU中，n是指（B）。
A. 地址总数线数
B. 数据总线线数
C. 控制总线线数
D.I/O线数

19. 在计算机系统中表征程序和机器运行状态的部件是（ D ）。
A. 程序计数器
B. 累加寄存器
C. 中断寄存器
D.程序状态字寄存器

20. (单选题, 4分)在微程序控制方式中，机器指令和微指令的关系是（ B）。
A. 每一条机器指令由一条微指令来解释执行
B.每一条机器指令由一段（或一个）微程序来解释执行
C. 一段机器指令组成的工作程序可由一条微指令来解释执行
D. 一条微指令由若干条机器指令组成

21. 微地址是指微指令（ D）。
A. 在主存的存储位置
B. 在堆栈的存储位置
C. 在磁盘的存储位置
D. 在控制存储器的存储位置

22. 通常，微指令的周期对应一个（C）。
A. 指令周期
B. 主频周期
C. 机器周期
D. 工作周期

23. 在一条无条件跳转指令的指令周期内，PC的值被修改了（ B ）次。
A. 1
B. 2
C. 3
D. 不能确定

24. 指令周期由一个到几个机器周期组成，第一个机器周期是（ A）。
A. 从主存中取出指令字
B. 从主存中取出指令操作码
C. 从主存中取出指令地址码
D.从主存中取出指令的地址

25. 下列说法中，合理的是（ D ）。
A. 执行各条指令的机器周期数相同，各机器周期的长度均匀
B. 执行各条指令的机器周期数相同，各机器周期的长度可变
C.执行各条指令的机器周期数可变，各机器周期的长度均匀
D.执行各条指令的机器周期数可变，各机器周期的长度可变

26. 以下关于间址周期的描述中，正确的是（ C ）。
A. 所有指令的间址操作都是相同的
B. 凡是存储器间接寻址的指令，它们的操作都是相同的
C.对于存储器间接寻址和寄存器间接寻址，它们的操作是不同的
D.都不对

27.下列说法中，正确的是（ A ）。
Ⅰ指令字长等于机器字长的前提下，取指周期等于机器周期
Ⅱ指令字长等于存储字长的前提下，取指周期等于机器周期
Ⅲ指令字长和机器字长的长度没有任何关系
Ⅳ为了硬件设计方便，指令字长都和存储字长一样大

A. Ⅱ、Ⅲ
B. Ⅱ、Ⅲ、Ⅳ
C. Ⅰ、Ⅲ、Ⅳ
D. Ⅰ、Ⅳ

28. 在微程序控制器中，形成微程序入口地址的是( C )。
A. 机器指令的地址码字段
B. 微指令的微地址码字段
C. 机器指令的操作码字段
D. 微指令的微操作码字段

29. 微程序控制器的速度比硬布线控制器慢，主要是因为( D ).
A. 增加了从磁盘存储器读取微指令的时间
B. 增加了从主存读取微指令的时间的时间
C. 增加了从指令寄存器读取微指令的时间
D. 增加了从控制存储器读取微指令时间

30. 微程序控制存储器属于(D )的一部分。
A. 主存
B. 外存
C. 缓存
D. CPU

31. 微程序存放在（C ）。
A. 主存中
B. 堆栈中
C. 只读存储器中
D. 磁盘中

解析：此题极易错误，微程序在控制存储器，控制存储器为ROM芯片

32. 微程序控制存储器属于（ C ）的一部分。
A. 主存
B. 外存
C. CPU
D. 缓存

33. 相对于微程序控制器，硬布线控制器的特点是（ D ）。
A.指令执行速度慢，指令功能的修改和扩展容易
B.指令执行速度慢，指令功能的修改和扩展难
C. 指令执行速度快，指令功能的修改和扩展容易
D. 指令执行速度快，指令功能的修改和扩展难

34. 微程序控制器的速度比硬布线控制器慢，主要是因为（D ）。
A. 增加了从磁盘存储器读取微指令的时间
B. 增加了从主存读取微指令的时间
C. 增加了从指令寄存器读取微指令的时间
D.增加了从控制存储器读取微指令的时间

35. 【2011统考真题】假定不采用 Cache 和指令预取技术，且机器处于 “ 开中断 ” 状态，则在下列有关指令执行的叙述中，错误的是（C）。

A. 每个指令周期中 CPU 都至少访问内存一次
B. 每个指令周期一定大于或等于一个 CPU 时钟周期
C. 空操作指令的指令周期中任何寄存器的内容都不会被改变
D. 当前程序在每条指令执行结束时都可能被外部中断打断

36. 某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共有33个微命令，构成5个互斥类，分别包含7、3、12、 5和6个微命令，则操作控制字段至少有(C)

A. 5
B. 6
C. 15
D. 33

37. 某计算机采用微程序控制器，共有32条指令，公共的取指令微程序包含2条微指令，各指令对应的微程序平均由4条微指令组成，采用断定法(下地址字段法)确定下条微指令地址，则微指令中下地址字段的位数至少是(C)

A. 5
B. 6
C. 8
D. 9

38.某计算机主存空间为4GB，字长为32位，按字节编址，采用32位定长指令字格式。若指令按字边界对齐存放，则程序计数器(PC)和指令寄存器(IR)的位数至少分别是（ B ）

A. 30、30
B. 30、32
C. 32、30
D. 32、32

39. 单周期处理器中所有指令的指令周期为一个时钟周期。下列关于单周期处理器的叙述中，错误的是（A）

A. 可以采用单总线结构数据通路
B. 处理器时钟频率较低
C. 在指令执行过程中控制信号不变
D. 每条指令的CPI为1

40. 下列关于主存储器(MM)和控制存储器(CS) 的叙述中，错误的是（ B ）
A. MM在CPU外，CS在CPU内
B. MM按地址访问，CS按内容访问
C. MM存储指令和数据，CS存储微指令
D. MM用RAM和ROM实现，CS用ROM实现

41. 某指令功能为R[r2]←R[r1]+M[R[r0]],其两个源操作数分别采用寄存器、寄存器间接寻址方式。对于下列给定部件，该指令在取数及执行过程中需要用到的是(B)
I .通用寄存器组( GPRs)
II.算术逻辑单元( ALU)
III.存储器( Memory)
IV.指令译码器(ID)

A. 仅 I、II
B. 仅I、II、III
C. 仅II、III、IV
D. 仅I、III、IV

42. 在取指操作后，PC中存放的是（ D ）。
A. 当前指令的地址
B. 程序中指令的数量
C. 已执行的指令数量
D. 下一条指令的地址

43. 指令（ A ）从主存中读出。

A. 总是根据程序计数器
B. 有时根据程序计数器，有时根据转移指令
C. 根据地址寄存器
D. 有时根据程序计数器，有时根据地址寄存器

44. 计算机工作的最小时间周期是（ A ）。

A. 时钟周期
B. 指令周期
C. CPU周期
D. 工作脉冲

45. 在程序执行过程中，控制器控制计算机的运行总是处于取指令、分析指令和（）的循环之中。
正确答案: 执行指令

IO

1. 在微型机系统中，I/O设备通过（ B ）与主板的系统总线相连接。

A. DMA控制器
B. 设备控制器
C. 中断控制器
D. I/O端口

2. 【2010统考真题】假定一台计算机的显示存储器用 DRAM 芯片实现，若要求显示分辨率为 1600×1200 ，颜色深度为 24 位，帧频为 85Hz ，显存总带宽的 50% 用来刷新屏幕，则需要的显存总带宽至少约为（ D ）。

A. 245Mbit/s
B. 979Mbit/s
C. 1958Mbit/s
D. 7834Mbit/s

3. 下列关于I/O指令的说法中,错误的是( D )。

A. I／O指令是CPU系统指令的一部分
B. I／O指令是机器指令的一类
C. I／O指令反映CPU和I／O设备交换信息的特点
D. I／O指令的格式和通用指令格式相同

4. 在微型机系统中，I/O设备通过(B)与主板的系统总线相连接。

A. DMA控制器
B. 设备控制器
C. 中断控制器
D. I/O端口

5. 下列关于I／O设备的说法中正确的是（B）。
I，键盘、鼠标、显示器、打印机属于人机交互设备
II，在微型计算机中，VGA代表的是视频传输标准
III，打印机从打字原理的角度来区分，可以分为点阵式打印机和活字式打印机
Ⅳ，鼠标适合于用中断方式来实现输入操作

A. II、III、Ⅳ
B. I、II、IV
C. I、II、III
D. I、II、III、Ⅳ

6. 在统一编址的方式下，区分存储单元和I/O设备是靠（ A ）。

A. 不同的地址码
B. 不同的地址线
C. 不同的控制线
D. 不同的数据线

7.【2012统考真题】下列功能中,属于IO接口的功能的是( D )。
Ⅰ.数据格式的转换 Ⅱ.I/O过程中错误与状态检测 Ⅲ.I/O操作的控制与定时 IV.与主机和外设通信

A. Ⅰ、Ⅳ
B. Ⅰ、Ⅲ、Ⅳ
C. Ⅰ、Ⅱ、Ⅳ
D. Ⅰ、Ⅱ、ⅢⅣ

8. 下列关于I/O端口和接口的说法中,正确的是( D )。

A. 按照不同的数据传送格式,可将接口分为同步传送接口和异步传送接口
B. 在统一编址方式下,存储单元和IO设备是靠不同的地址线来区分的
C. 在独立编址方式下,存储单元和IO设备是靠不同的地址线来区分的
D. 在独立编址方式下,CPU需要设置专门的输入/输出指令访问端口

9. I/O的编址方式采用统一编址方式时,进行输入/输出的操作的指令是( B )。

A. 控制指令
B. 访存指令
C. 输入/输出指令
D. 都不对

10. 下列叙述中,正确的是( D)。

A. 只有I/O指令可以访问I/O设备
B. 在统一编址下,不能直接访问I/O设备
C. 访问存储器的指令一定不能访问I/O设备
D. 在具有专门I/O指令的计算机中,I/O设备才可以单独编址

11. 在统一编址情况下,就I/O设备而言,其对应的IO地址说法错误的是( D )。
正确答案: D 我的答案: D

A. 要求固定在地址高端
B. 要求固定在地址低端
C. 要求相对固定在地址的某部分
D. 可以随意在地址的任何地方

计算机组成原理选择题相关推荐

408计算机组成原理大题方向,2019考研408计算机组成原理选择题及答案(36)
2019考研408计算机组成原理选择题及答案(36) 2018-03-20 17:08 | 考研集训营 2019考研计算机的考生现阶段需要开始第一轮专业课备考啦!尤其是报考统考计算机(408代码)的学 ...
408计算机组成原理有哪几题,2019考研408计算机组成原理选择题及答案(3)
2019考研408计算机组成原理选择题及答案(3) 2018-03-12 16:44 | 考研集训营 2019考研计算机的考生现阶段需要开始第一轮专业课备考啦!尤其是报考统考计算机(408代码)的学子 ...
计算机组成原理-选择题错题
计算机组成原理试题(一) 1．零地址运算指令在指令格式中不给出操作数地址,它的操作数来自_____. A．立即数和栈顶:B．暂存器:C．栈顶和次栈顶: D．累加器. 2．______可区分存储单元中存 ...
计算机组成原理简单选择题,计算机组成原理选择题及答案.doc
1. 冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中,CPU区分它们的依据是( ) A. 指令操作码的译码结果B. 指令和数据的寻址方式C. 指令周期的不同阶段D. 指令和数据所在的存储单元 ...
计算机组成原理选择题（带答案）
(单选题, 3分)冯·诺依曼机的基本工作方式是( ). A. 控制流驱动方式 B.多指令多数据流方式 C. 微程序控制方式 D. 数据流驱动方式正确答案: A 2. 下列( )是冯·诺依曼 ...
计算机组成原理期末无选择题,计算机组成原理期末考试习题及答案精编（70页）-原创力文档...
<计算机组成原理>练习题及答案一. 单项选择题 1．CPU响应中断的时间是__C____. A．中断源提出请求: B．取指周期结束: C．执行周期结束: D．间址周期结束. 2．下列说法 ...
同济大学计算机组成原理实验,同济大学计算机组成原理复习选择题.doc
同济大学计算机组成原理复习选择题一.选择题 ?1.冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中,CPU区分它们的依据是 ?A．指令操作码的译码结果 ??B.指令和数据的寻址方式?? ?C ...
计算机组成原理2套题,计算机组成原理试卷及答案2套.doc
计算机组成原理试卷A 选择题(每小题2分,共30分) 下列数中最小的数是______. A.(100100)2 B.(43)8 C.(110010)BCD D.(25)16 计算机经历了从器件角度划分 ...
微型计算机组成原理考试,全国高等教育自学考试计算机组成原理模拟试题
第一部分选择题(共15分) 一.单项选择题(本大题共15小题,每小题1分,共15分.在每小题列出的四个备选项中只有一个是符合题目要求的,请将其代码填写在题后的括号内.错选.多选或未选均无分.) 1． ...

计算机组成原理选择题

计算机组成原理例题

计算机系统概述

单选题

多选题

判断题

运算器

存储器

指令

控制器

IO

计算机组成原理选择题相关推荐

最新文章

热门文章