【 Vivado 】通过IP Integrator进行设计示例

本文采用Vivado2014.4来完成一个二进制转格雷码的IP的设计与封装。

格雷码的编码原理：

实验步骤：

打开Vivado，创建名为Gray_Code_converter的工程，创建原理图，添加IP，进行原理图设计。

之前需要自己按照上篇博文的方式：打包属于自己的IP来创建一个2输入4位异或IP核。

之后，通过下图方式将设计的IP添加进来：

右击端口，选择Make External来添加端口。

最终设计好的原理图如下：

在sources界面右击bin2gray,选择Generate Output Products，如下：

生成输出文件后，再次右击，选择Create HDL Wrapper，创建HDL代码文件：

至此，原理图已经完成。

之后的综合，实现和生成编译文件，不在话下。

例如，综合后的电路图：

【 Vivado 】通过IP Integrator进行设计示例相关推荐

AXI 基础第 5 讲-创建 AXI4-Lite Sniffer IP 以在赛灵思Vivado IP Integrator中使用
点击"蓝字"关注我们引言在某些情况下,通过嗅探 AXI 接口来分析其中正在发生的传输事务是很有用的.在本文中,我将为大家演示如何创建基本 AXI4-Lite Sniffer I ...
FPGA设计中，Vivado 调用IP核详细操作步骤
FPGA设计中,Vivado 调用IP核详细操作步骤今天给大侠带来了FPGA设计中,Vivado 调用IP核详细操作步骤,话不多说,手把手教学,请往下看. 首先咱们来了解一下vivado的IP核,I ...
基于vivado的IP设计与管理
文章目录 0.xci与.dcp的区别 1.生成一个IP所包含的文件 2.创建IP的两种方式 3.IP的约束 4.IP版本控制 5.IP导入 6. Ip Integrator 7. TCL脚本 0.xc ...
利用ZYNQ SOC快速打开算法验证通路（5）——system generator算法IP导入IP integrator
一.前言利用FPGA设计算法一直以来都是热点,同样也是难点.将复杂的数学公式模型通过硬件系统来搭建,在低延时高并行性等优势背后极大提高了设计难度和开发周期.Xilinx公司的sysGen(sys ...
Vivado中IP核的xci, xcix, .dcp文件的区别
早在2017年1月初,我们宣布Xilinx IP目录中的所有IP使用xci和xcix格式的文件,这已经不是什么新鲜事了,其实我们之前一直在说这是我们多年来的主要建议,这其中包括很多重要的原因,xci文 ...
Vivado® ML 版，让设计更智能化
赛灵思近日宣布推出 Vivado® ML 版,这是业内首个基于机器学习(ML )优化算法以及先进的面向团队协作的设计流程打造的 FPGA EDA 工具套件,可以显著节省设计时间与成本,与目前的 Viv ...
使用vivado封装IP
文章目录 Basics 定制IP的参数 Enablement Expression 封装IP时使用了绝对路径封装IP时设置Address Map Addr 相关tcl 修正警告 Bus Interf ...
vivado常见IP介绍
转自:微信公众号:Lauren的FPGA 目前,越来越多的工程师会用到Vivado IP Integrator(IPI).它的强大之处在于通过实例化和互连IP构建复杂的设计.现在的IPI中,不仅可以添 ...
vivado调用IP核详细介绍
大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分.大侠可以关注FPGA技术江湖,在"闯荡江湖"."行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢. ...

【 Vivado 】通过IP Integrator进行设计示例

【 Vivado 】通过IP Integrator进行设计示例相关推荐

最新文章

热门文章