【FPGA】SRIO IP核系统总览以及端口介绍（二）（I/O Port 含义介绍）

上篇博文：【FPGA】SRIO IP核系统总览以及端口介绍（一）（User Interfaces 之 I/O Port）根据数据手册PG007，介绍到了逻辑层接口的IO口，今天想研究下，这些端口如何使用，结合实际问题来想想这个问题。

我们知道I / O端口可以配置为两种样式之一：Condensed I/O or Initiator/Target.

我们考虑使用Initiator/Target方式：

这种方式的端口信号分为ireq/iresp与treq/tresp这两对信号类型。

假如通信双方是DSP和FPGA，DSP发数据，而FPGA收数据；

对于FPGA来说，这端为initiator，ireq为发数据请求信号，iresp为来自DSP的响应信号；对于DSP发来的数据，treq为DSP发送数据的请求信号，而tresp为对DSP的响应信号。

从远程设备接收的响应在发起者响应（iresp）信道上呈现给用户设计。

下面为数据手册上的描述：

Requests generated by the local endpoint are placed on the Initiator Request (ireq) channel to be transmitted on the link. Responses received from a remote device are presented to the user design on the Initiator Response (iresp) channel.

Requests originating from a remote device which are received by the core are presented to the user design on the Target Request (treq) channel. Responses to these requests, which are generated by the user design, are placed on the Target Response (tresp) channel.

意思是本地设备的请求信号在ireq channel上，对应的远程设备的响应在iresp channel上。

而远程设备的请求在treq上，对应的本地响应在tresp上。

Table 2-5 shows the signals associated with the Initiator/Target port. At the <component_name> level, the following signals are associated with these interfaces:
• s_axis_ireq* are associated with INITIATOR_IREQ.
• m_axis_iresp* are associated with INITIATOR_IRESP.
• m_axis_treq* are associated with TARGET_TREQ.
• s_axis_tresp* are associated with TARGET_TRESP.

下面是端口描述：

从treq/tresp信号开始：（treq从DSP发起的请求信号，FPGA端收到数据后，就从treq中提取有用信息）

m_axis_treq_tvalid 表明数据有效；（输出）

m_axis_treq_tready 握手信号。表明来自源端的数据被接收；（输入）

m_axis_treq_tdata[63:0] 包头和数据；（数据）

m_axis_treq_tkeep[7:0]

字节限定符，指示相关联的数据字节的内容是否有效。如果端口配置为使用HELLO格式，则这与8'hFF相关联。对于配置为使用SRIO Stream格式的端口，此输出设置为8'hFF，除非设置了tlast。
位7对应于数据的最高有效字节（tdata [63:56]），位0对应于最低有效字节（tdata [7：0]）。（输出）

m_axis_treq_tlast 表示数据包的最后一拍。（输出）

m_axis_treq_tuser[31:0] （输出）

HELLO格式：在数据包的第一拍时有效，该信号由数据包的源ID（31:16）和目标ID（15：0）组成。如果使用8位设备ID，则每个ID的最高有效字节应填充0。
SRIO流格式：在此格式中，tuser只有8位宽。如果设置了数据包的关键请求流（CRF）标志，则设置位1。
所有其他位都保留。在数据包中的后续节拍中，保留此字段。

对于其他的信号就不一一赘述了。

对于特定应用中，例如FPGA接收来自DSP的数据，FPGA接收端RX的串行数据，最终到达逻辑层会以treq形式给出。我们对此消息进行处理即可。

【FPGA】SRIO IP核系统总览以及端口介绍（二）（I/O Port 含义介绍）相关推荐

【FPGA】SRIO IP核系统总览以及端口介绍（一）（User Interfaces 之 I/O Port）
系统总览 RapidIO标准分为三层:逻辑,传输和物理. 逻辑层定义整体协议和数据包格式. 这是端点启动和完成事务(transaction)所必需的信息. 传输层提供数据包从端点移动到端点所需的路由信 ...
【FPGA】SRIO IP核系统总览以及端口介绍（三）（Messaging Port、User-Defined Port介绍）
Messaging Port 消息传递端口是可选接口(消息也可以组合到I / O端口上,并使用Vivado集成设计环境(IDE)设置视为写入事务). 单独的Messaging端口遵循Initiator ...
【FPGA】SRIO IP核的三层协议的作用？
SRIO这种高速串口复杂就复杂在它的协议上,三层协议:逻辑层,传输层以及物理层. 数据手册会说这三层协议是干什么的呢?也就是分工([FPGA]SRIO IP核系统总览以及端口介绍(一)(User In ...
PLL锁相环原理以及Altera FPGA的IP核实现
文章目录前言一.PLL锁相环功能核原理 1. 锁相环功能 2. 锁相环原理[1] 二.Altera的FPGA调用IP核实现后续补充总结参考文献前言本文主要介绍了锁相环的原理,以及适用Al ...
FPGA开源IP核下载opencores.org
原贴 http://bbs.elecfans.com/m/jishu_384213_1_1.html [问答] opencores这个网站的使用常识 2013-9-28 22:42 关于http:// ...
【FPGA】SRIO IP核系统介绍之事务类型（Transaction）
RapidIO规范定义了几种事务类型. 每种事务类型执行不同的功能. IP核的事务支持是通过Vivado®集成设计环境(IDE)设置的. 表3-1列出了已定义的事务类型,并指示事务所属的LOG端口. ...
【高速接口-RapidIO】Xilinx SRIO IP 核详解
目录原文链接:https://www.cnblogs.com/liujinggang/p/10072115.html 一.RapidIO核概述二.RapidIO核接口说明 2.1 逻辑层接口 2. ...
FPGA的ip核之概念和分类
ip核之概念和分类 IP(Intellectual Property)内核模块是一种预先设计好的甚至已经过验证的具有某种确定功能的集成电路.器件或部件.它有几种不同形式.IP内核模块有行为(behav ...
【FPGA】: ip核——Fir滤波器
文章目录一.简介二. ip核的端口说明三. ip核的生成四. 典型示例五.结果展示六. 参考资料一.简介 FIR 滤波器之内插 FIR 滤波器Interpolated FIR Filte ...

【FPGA】SRIO IP核系统总览以及端口介绍（二）（I/O Port 含义介绍）

【FPGA】SRIO IP核系统总览以及端口介绍（二）（I/O Port 含义介绍）相关推荐

最新文章

热门文章