1 概述

Verilog实现除法器需要根据实际使用场景进行调整，但整体来说实现的算法有两类：

基于减法和移位实现除法
基于乘法和移位实现除法

下面将对两类算法的实现过程和原理进行总结，并给出基本的实例。

2 基于减法和移位实现除法

2.1 组合逻辑实现的实例

对于32的无符号除法，被除数a除以除数b，他们的商和余数一定不会超过32位。首先将a转换成高32位为0，低32位为a的temp_a。把b转换成高32位为b，低32位为0的temp_b。在每个周期开始时，先将temp_a左移一位，末尾补0，然后与b比较，是否大于b，是则temp_a减去temp_b将且加上1，否则继续往下执行。上面的移位、比较和减法（视具体情况而定）要执行32次，执行结束后temp_a的高32位即为余数，低32位即为商

/*
* module:div_rill
* file name:div_rill.v
* syn:yes
* author:network
* mo

Verilog除法器的设计总结相关推荐

C语言设计一除法器,verilog 除法器
verilog 除法器:利用二进制的除法翻译过来的硬件电路 1.1 实现算法基于减法的除法器的算法: 对于32的无符号除法,被除数a除以除数b,他们的商和余数一定不会超过32位.首先将a转换成高32 ...
Verilog 除法器设计（包含单步设计和流水线设计）
Verilog 除法器设计(包含单步设计和流水线设计) 1 除法器原理(定点) 2 除法器设计 2.1 单步运算设计 2.2 流水级例化 1 除法器原理(定点) 和十进制除法类似,计算 27 除以 5 ...
【Verilog HDL学习之路】第一章 Verilog HDL 数字设计总论
1 Verilog HDL 数字设计总论 1.1 几个重要的概念 EDA(Electronic Design Automation) 电子技术自动化 EDA工具类似于软件工程中的IDE(集成开发环境 ...
verilog 除法器
verilog 除法器:利用二进制的除法翻译过来的硬件电路 1.1 实现算法基于减法的除法器的算法: 对于32的无符号除法,被除数a除以除数b,他们的商和余数一定不会超过32位.首先将a转换成高32 ...
（44）Verilog HDL 计数器设计
(44)Verilog HDL 计数器设计 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)Verilog HDL 计数器设计 5)结语 1.2 FPGA简介 FPGA( ...
（43）Verilog HDL 二分频设计
(43)Verilog HDL 二分频设计 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)Verilog HDL 二分频设计 5)结语 1.2 FPGA简介 FPGA( ...
（40）Verilog HDL锁存器设计
(40)Verilog HDL锁存器设计 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)Verilog HDL锁存器设计 5)结语 1.2 FPGA简介 FPGA(Fi ...
（39）System Verilog程序Program设计实例
(39)System Verilog程序Program设计实例 1.1 目录 1)目录 2)FPGA简介 3)System Verilog简介 4)System Verilog程序Program设计实 ...
（20）System Verilog接口interface设计示例
(20)System Verilog接口interface设计示例 1.1 目录 1)目录 2)FPGA简介 3)System Verilog简介 4)System Verilog接口interfac ...
基于QuartusII的verilog数字时钟设计
基于QuautusII的Verilog 数字时钟设计 (1)基本功能 ①显示年.月.日.星期.时.分,秒,是否为闰年(只有校对生效情况时间可以不连续) : ②定时与闹铃:到设定的时间(选择周一至周末 ...

Verilog除法器的设计总结

Verilog除法器的设计总结

1 概述

2 基于减法和移位实现除法

2.1 组合逻辑实现的实例

Verilog除法器的设计总结相关推荐

最新文章

热门文章