关于分频和倍频（转）

百度知道中关于分频倍频的解释

"分频"是说通过分频电路,将输入信号的频率进行降低后再输出.经过处理后,输出的信号频率如果是输入信号频率的1/2,叫2分频率;1/3,叫3分频;1/n,叫n分频;分频电路一般可以用数字电路来完成.2-4分频电路,可以用D或者JK触发器来实现.比如2分频原理就是让输入信号有两个脉冲时,输出端才出现一个脉冲,那么假如说输入信号为1000Hz,也就是输入信号每秒种有1000个脉冲,按照上面的原理,每2个输入脉冲才产生一个输出脉冲,那么输出信号就是500Hz,输出信号频率就变成了输入信号的1/2.
如果要实现任意进制的分频,简单而且实用的电路是采用计数器电路.集成计数器芯片有74系列的74ls190、74ls191、74ls192等,以及40系列的CD4029等.实现n进制分频的原理是这样的:假如一个二进制计数器,如果计数到了5,那么4个输出端从高位到低位的状态是0101,按照8421码,这个输出就是5,我们可以将这4个输出端从高位到低位的第2、4个输出端的信号接到一个与门的输入端,按照与门的工作特性,只有当两个输入都为1时,输出才为1,而计数器计数到5时,也就是说计数的输入端信号有5个脉冲时,计数的输出端从高位到低位的第2、4个输出端的信号正好都为1,与门才输出1,除此之外的任何情况,与门的两个输入端都不可能同时为1,这就实现了5分频.

与"分频"概念对应的还有"倍频".倍频就是使输出端信号频率为输入端信号频率的倍数,实现输出频率为输入频率2、3、4、n倍的电路,分别叫2倍频、3倍频、4倍频、n倍频电路.

至于现实中电脑术语里提到的"分频"和"倍频",那是说的是CPU与总线、外设之间工作频率的关系.为什么会有分频、倍频这个说法,按照标准微机原理教科书的说法是，CPU的工作频率可以很高,但是有些外部设备如硬盘、软盘,按照现在技术手段,把他们的工作频率设计成到达CPU的工作频率是不可能的.也就是说,一般情况下,CPU的工作频率永远是高于外部设备的,为了协调CPU与外部设备的工作时序,就只有进行"分频"、"倍频"处理.

__原先并没有倍频概念，CPU的主频和系统总线的速度是一样的，但CPU的速度越来越快，倍频技术也就应允而生。它可使系统总线工作在相对较低的频率上，而CPU速度可以通过倍频来无限提升。那么CPU主频的计算方式变为：主频 = 外频 x 倍频。也就是倍频是指CPU和系统总线之间相差的倍数，当外频不变时，提高倍频，CPU主频也就越高。

主频也叫时钟频率，单位是MHz，用来表示CPU的运算速度。CPU的工作频率（主频）包括两部分：外频与倍频，两者的乘积就是主频。倍频的全称为倍频系数。CPU的主频与外频之间存在着一个比值关系，这个比值就是倍频系数，简称倍频。倍频可以从1.5一直到23以至更高，以0.5为一个间隔单位。外频与倍频相乘就是主频，所以其中任何一项提高都可以使CPU的主频上升。由于主频并不直接代表运算速度，所以在一定情况下，很可能会出现主频较高的CPU实际运算速度较低的现象。因此主频仅仅是CPU性能表现的一个方面，而不代表CPU的整体性能。

预分频器和后分频的作用的作用是什么, 什么含义

假如预分频跟后分频比都设置为1：256的话，意思就是：
预分频：输入信号只有达到256个电平后，计数器的值才会加1/减1。
后分频：只有中断发生256次后，才会置中断标志位。

分频器是指使输出信号频率为输入信号频率整数分之一的电子电路。

关于分频和倍频（转）相关推荐

（91）FPGA时钟分频与倍频问题，面试必问（十五）（第19天）
(91)FPGA时钟分频与倍频问题,面试必问(十五)(第19天) 1 文章目录 1)文章目录 2)FPGA初级课程介绍 3)FPGA初级课程架构 4)FPGA时钟分频与倍频问题,面试必问(十五)(第1 ...
005 偶数分频，奇数分频，倍频
1 偶数分频这个很简单,就是计数器,假如n分频(n%2==0),则计数器cnt从0计数到n/2-1反转信号 2 奇数分频 2.1 双边沿触发相或如3分频,clk_div_3的每一个高电平或者低电平 ...
浅谈晶振作用功能、晶体和晶振、外部时钟和内部时钟、分频倍频预分频后分频、定时器和计数器
Fosc=frequence oscillate 晶振频率晶振是用来起振的,只是振荡电路的一种,还有自激振荡器.电容三点式振荡器.LC振荡器.RC振荡器......其作用是通电才产生原始时钟频率,这 ...
时钟主频分频倍频预分频后分频
主频:cpu的时钟频率,表示cpu的运算速度分频:将输入信号的的频率进行降低之后在输出:经过处理后,输出的信号频率是原来的1/2,叫二分频:1/n的话,就是n分频. 倍频:输出信号的频率为输入信号频 ...
【Verilog基础】分频器（分频（频率变小，周期变大）、倍频（频率变大，周期变小）、体会降频方法）
文章目录一.分频器要点总结二.偶数分频器三.奇数分频器一.分频器要点总结 1.为啥要有分频.倍频? (1)时钟通常由板载晶振或**PLL(锁相环)**产生 (2)板载晶振提供的时钟信号频率固定 ...
《基于PLL分频计数的LED灯闪烁实例》实验记录
问题概述: 输入FPGA引脚上的25MHz时钟,配置PLL使其输出4路分别为12.5MHz.25MHz.50MHz和100MHz的时钟信号,这4路时钟信号又分别驱动4个不同位宽的计数器不停的计数工作, ...
FPGA分频电路实现（奇数，偶数，小数半分频，任意分频）
https://blog.csdn.net/weixin_43950612/article/details/104687942(简介明了,奇数,偶数,小数,任意分频) http://www.myexc ...
Verilog设计（二）：分频电路设计
目录 1.偶数分频 2. 奇数分频 3.半整数分频分频器是FPGA中常用的设计之一,在FPGA设计中担任重要的角色(时钟对于FPGA电路系统的重要性不言而喻!).尽管大多数设计中会广泛采用厂家集成的 ...
【FPGA】分频电路设计（Verilog HDL设计）（良心博文）
目录前言分频器分类偶分频奇分频占空比为50%的奇分频占空比不限定的奇数分频器前言虽然在实际工程中要产生分频时钟一般采用FPGA的时钟管理器来进行分频.倍频,通过设置一下IP核中的参数即 ...

关于分频和倍频（转）

关于分频和倍频（转）相关推荐

最新文章

热门文章