以下内容对于System Verilog也是适用的。

verilog中有两种类型的等式运算符:logical equality/inequality和case equality/inequality

首先上述表格中四种等式运算符具有相同的优先级,四种运算符会将两个操作数做逐位比较,如果两个操作数的位宽不一致,那么位宽较小的操作数高位补0至与另一操作数位宽一致(适用于verilog,不适用于system verilog),然后再进行比较

对于logical equality和logical inequality运算符(“==”和“!=”),如果操作数中出现x态位或z态位(高阻),那么比较结果将会是1位的x值。

对于case equality和case inequality运算符(“===”和“!===”),不管操作数中有没有x态位或z态位(高阻),比较结果都会是1位确定的值,要么是1要么是0。

同时需要注意在if语句中的条件判断时,对于判断表达式为x态结果是不执行的,例如:

if (a == 1'bx) $display("test ==");   //不管a的值是什么,a == 1'bx的结果都是x态,并且不会执行display语句if (a === 1'bx)$display("test ===");  //如果a的值是x,a == 1'bx的结果是1,会执行display语句,打印输出

结论:对于等式运算符中的操作数有三态的变量,建议使用“===”和“!==”,如果不清楚等式运算符的操作数是否为三态的,也建议使用“===”和“!==”。

verilog的“==”与“===”相关推荐

  1. Verilog与SystemVerilog编程陷阱:怎样避免101个常犯的编码错误

    这篇是计算机类的优质预售推荐>>>><Verilog与SystemVerilog编程陷阱:怎样避免101个常犯的编码错误> 编辑推荐 纠错式学习,从"陷阱 ...

  2. 芯片开发语言:Verilog 在左,Chisel 在右

    来源 | 老石谈芯 在最近召开的RISC-V中国峰会上,中科院计算所的包云岗研究员团队正式发布了名为"香山"的开源高性能处RISC-V处理器.前不久我有幸和包老师就这个事情做了一次 ...

  3. sublime Text3安装和verilog安装

    百度下载sublime text3,安装 百度:sublime text 3 Package Control安装步骤 (在sublime中安装package control) 到官网去下载Packag ...

  4. 关于Verilog HDL的一些技巧、易错、易忘点(不定期更新)

    本文记录一些关于Verilog HDL的一些技巧.易错.易忘点等(主要是语法上),一方面是方便自己忘记语法时进行查阅翻看,另一方面是分享给大家,如果有错的话,希望大家能够评论指出. 关键词: ·技巧篇 ...

  5. Verilog代码规范I

    Verilog代码规范I "规范"这问题 "规范"这个富含专业气息的词汇(个人感觉),其实规范这种东西,就是大家都约定熟成的东西,一旦你不遵守这个东西,专业人士 ...

  6. Verilog有符号数运算

    在数字电路中,出于应用的需要,我们可以使用无符号数,即包括0及整数的集合:也可以使用有符号数,即包括0和正负数的集合.在更加复杂的系统中,也许这两种类型的数,我们都会用到. 有符号数通常以2的补码形式 ...

  7. Vim之代码异步检测插件 ALE -- 实时检查verilog等代码的正确性

    Vim之代码异步检测插件 ALE 前言 知名的 vim 代码检测插件主要是两个 syntastic neomake ALE ALE 虽是后起之秀,但目前是功能最强大的一个 实时检测.为了让代码可以在编 ...

  8. gvim中进行verilog语言信号追踪、显示拓扑插件

    2019独角兽企业重金招聘Python工程师标准>>> 插件使用方法及功能: vtags 是一款在gvim下实现类似verdi的信号追踪.显示拓扑等功能的插件.vtags插件完全使用 ...

  9. (多图) 基于Verilog HDL的FIR数字滤波器设计与仿真

    引言:数字滤波器是语音与图像处理.模式识别.雷达信号处理.频谱分析等应用中的一种基本的处理部件,它能满足波器对幅度和相位特性的严格要求,避免模拟滤波器所无法克服的电压漂移.温度漂移和噪声等问题.有限冲 ...

  10. [文档].艾米电子 - 二进制计数器及其变体,Verilog

    对读者的假设 已经掌握: 可编程逻辑基础 Verilog HDL基础 使用Verilog设计的Quartus II入门指南 使用Verilog设计的ModelSIm入门指南 内容 1 free-run ...

最新文章

  1. 容器化方案Docker的使用方法
  2. python获取工作日_python – 获取下一个工作日的日期
  3. 超棒的jQuery密码强度检验插件 - Complexify
  4. 解决ORA-00257: 归档程序错误。在释放之前仅限于内部连接
  5. 输入法画面_仙剑奇侠传X百度输入法联名纪念版皮肤今日上线
  6. mysql mvcc实例讲解_轻松理解MYSQL MVCC 实现机制
  7. SRC是在本位置显示:source的缩写,源的意思 HREF是点击后连接的目标:HyperlinkReference,超链接引用...
  8. java 接口 白名单,SpringBoot HTTP接口跨域调用及白名单实现
  9. 每日算法系列【LeetCode 992】K个不同整数的子数组
  10. PRML学习总结(1)——Introduction
  11. 如何利用计算机换算16进制,16进制怎么转换10进制?计算机进制转换方法汇总
  12. html 标签的语义化
  13. 【uniapp小程序】uploadFile文件上传
  14. flowchart流程图
  15. 研报精选230215
  16. Oracle之数据排序
  17. wordpress主题_选择完美的WordPress主题–您应该考虑的9件事
  18. 联想m415节能产品认证证书_节能认证
  19. qs.js库 使用方法
  20. dp和px的区别,dp与px换算关系

热门文章

  1. JavaSE | IO流
  2. (转)TweenMax动画库学习(四)
  3. python 面向对象 析构方法
  4. jquery 的队列queue
  5. 【Xamarin挖墙脚系列:IOS-关于手机支持的屏幕方向】
  6. Ubuntu中Cairo Dock安装和设置
  7. Python稳基修炼之计算机等级考试易错概念题3(含答案与解析)
  8. 初学者phthon笔记(异常处理)
  9. 从零开始学前端:列表标签 --- 今天你学习了吗?(CSS:Day06)
  10. Python使用tkinter+moviepy+pyaudio开发视频播放器